第10章工艺集成.pptVIP

第十章 工艺集成 本章主要内容 集成电路中的隔离 MOS电路中的隔离 MOS电路中的隔离 界面保护的局部氧化 侧墙掩蔽隔离 生长缓冲二氧化硅、氮化硅，刻蚀二氧化硅、氮化硅和硅。再淀积第二层缓冲二氧化硅、氮化硅，并CVD二氧化硅层，各向异性刻蚀后只留下侧墙二氧化硅保护部分，进行沟道注入和生长氧化层。 浅槽隔离（STI) 除了LOCOS隔离工艺外，还有槽隔离方法，此法也可用在双极器件隔离和DRAM的沟槽电容。 浅槽隔离利用各向异性干法刻蚀工艺在隔离区刻蚀出深度较浅的（0.3~0.6um)沟槽,再用CVD方法进行氧化物的填充，随之用CMP 方法除去多余的氧化层，达到在硅片上选择性保留厚氧化层的目的。 双极集成电路中的隔离 双极集成电路中的隔离 双极集成电路中的隔离 CMOS集成电路工艺的发展 1963年CMOS晶体管,优点是反相器工作时几乎没有静电功耗； 1966年 掺杂多晶硅替代铝栅电极的MOSFET； 1969年离子注入,提高了沟道和源漏区域掺杂的控制能力； 1971年Intel采用5umAl栅nMOS技术制成微处理器 CMOS集成电路工艺的发展 1979年出现硅化物栅技术； 1980年出现了带侧墙的漏端轻掺杂结构，降低热载流子效应； 1982年出现了自对准硅化物技术，降低源漏接触区的接触电阻；同时还出现了浅槽隔离； 1983年出现了氮化SiO2栅介质材料，改善可靠性； 1985年晕环技术、双掺杂多晶硅栅CMOS结构； 1987年IBM 0.1umMOSFET,标志超深亚微米MOS技术基本成熟。 CMOS集成电路工艺的发展 1987年Intel在386CPU中引入1.2um CMOS技术，至此CMOS 技术占据统治地位。 20世纪90年代 ：化学机械抛光、大马士革镶嵌工艺和铜互连技术。 CMOS集成电路的发展遵循摩尔定律：每18个月集成度增加1倍，其间特征尺寸缩小2 1/2倍，性能价格比增加1倍。 2002年已经发展到0.18μm阶段，0.13μm技术已经成熟。 一系列新型的非传统CMOS器件的研制成为热点。相继出现了部分耗尽、全耗尽和超薄体的SOI CMOS器件、双栅器件、FinFET等多种新型的器件结构。 CMOS工艺中的基本模块及对器件性能的影响 定义：在硅衬底上形成的、掺杂类型与硅衬底相反的区域，使得在同一衬底上可以做N沟道和P沟道的MOSFET。 形成：离子注入或扩散 类型：n阱、p阱、双阱 偏置：p型衬底接低电压；n型衬底接高电压，阱区也需接相应的偏置，使pn始终处于反向偏置。 特点：阱区内的器件沟道掺杂浓度高，体效应强，沟道迁移率下降，输出电导下降、结电容增加。 p阱工艺易实现两种场效应晶体关键的性能匹配，适用于制备静态逻辑电路 N阱工艺易于获得高性能的nMOS器件(做在低掺杂的衬底上），常用于微处理器、DRAM等的设计 其它先进的双极集成电路工艺 双层多晶硅自对准发射极和基区接触工艺的过程 集成电路中的隔离 CMOS集成电路的工艺集成 双极集成电路的工艺集成 对于单个MOSFET,由源,漏,栅极组成，源、漏是由同种导电类型,与衬底导电类型相反，源漏之间的电流需要在栅下感应导电沟道后才能形成，只要维持源-衬底PN结和漏-衬底PN结的反偏,MOSFET能维持自隔离。 只要金属引线经过两个MOSFET之间的区域,将会形成寄生的场效应晶体管，MOS集成电路中的隔离就是防止场区的寄生场效应晶体管开启。 MOSFET的构成 栅1 栅2 防止场区的寄生场效应晶体管开启的方法之一是提高寄生场效应管的阈值电压，使寄生场效应管的阈值电压高于集成电路的工作电压。 增加场区SiO2的厚度； 增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层。 一般来说,寄生场效应晶体管的阈值电压需要比集成电路的电源电压高3-4V,以使相互隔离的两个MOSFET间的泄漏电流小于1PA。 提供MOSFET阈值电压的方法 实现厚场氧化层的方法 局部场氧化（LOCOS, LOCal Oxidation of Silicon） 局部场氧化的工艺流程 （1）首先在清洗后的硅片上热氧化制备20-60nm的SiO2层作为缓冲层，用于减缓硅衬底与随后淀积的氮化硅层之间的应力； （2）在SiO2缓冲层上，利用CVD工艺淀积一层厚度为100-200nm的氮化硅层作为氧化阻挡层； （3）淀积氮化硅层之后，光刻和刻蚀氮化硅层和二氧化硅缓冲层以形成隔离区，在保留光刻胶的情况下进行场氧化层下面沟道杂质浓