天津大学数字集成电路第六讲动态CMOS组合电路.pptVIP

第六讲动态CMOS组合电路 天津大学电信学院电子科学与技术系 史再峰 动态CMOS与静态逻辑的比较 在静态电路中在任何时候（除去翻转时）输出总是通过低阻路径连至GND 或VDD 扇入（fan-in） 为n 时要求2n 个(n个N-型+n个P-型) 晶体管 动态电路依靠把信号值暂时存放在高阻抗节点的电容上。 需要n+2个(n+1个N-型+ 1 个P-型) 晶体管 动态逻辑门 对输入输出的要求 一旦动态门的输出被放电，它直到下一个预充电阶段之前不可能再次被充电。 动态门的输入在求值期间最多只能有一次翻转。 （对nlogic 为低至高过渡） 在求值期间或求值之后输出可以处于高阻态(PDN off), 状态存放在负载电容CL 上。 动态门的Logic Effort 动态门的特点（以N-logic为例） 逻辑功能仅由PDN 实现（紧凑） 晶体管的数目是N + 2（静态互补CMOS 需2N 个晶体管） 输入电容与伪NMOS 逻辑相同 全摆幅输出(VOL = GND 及VOH = VDD) 无比逻辑–器件尺寸不影响逻辑电平 上拉速度改善，下拉时间变慢 快速的开关速度，(NOR门的逻辑努力是2/3，比静态门5/3小许多) 输入电容Cin小，作为负载被驱动时，对驱动器的负载电容小 无短路电流Isc, 因此由PDN 提供的电流均用来使CL放电 输入只允许在预充电阶段变化，在求值阶段必须保持稳定 对nlogic，输入最多只能有一次低至高的过渡 简单的动态CMOS 逻辑级不能串联 动态门的特点（续） 需要预充电/求值时钟 总功耗通常高于静态CMOS： VDD 和GND之间不存在静态电流通路，无静态功耗(无Psc), 无glitching（毛刺） 较高的翻转概率,不论动态节点放电与否，时钟总在翻转 需要额外的对时钟网络的驱动 一旦输入信号超过VTn ，PDN 就开始工作，因此VM, VIH 和VIL等于VTn 噪声容限(NML)小，对噪声敏感 对漏电敏感 有电荷分享问题 动态电路设计中的问题1:电荷泄漏 解决漏电电流的方法：补偿漏电 动态电路设计中的问题2：电荷分享 电荷分享的例子 电荷分享时的两种情形 电荷分享的解决办法 动态电路设计中的问题3:回栅耦合 回栅耦合效应 动态电路设计中的问题4:时钟馈通 时钟馈通效应 动态门的其他效应 电容耦合 衬底耦合 最小电荷注入 电源接地噪声 (ground bounce地弹效应) 动态门的级联 多米诺（Domino）逻辑 多米诺（Domino）逻辑链 多米诺逻辑（Domino Logic）的特点 逻辑求值的传播如同多米诺骨牌的倾倒 求值阶段的时间决定了（允许的）逻辑深度 只能实现非反相的逻辑（所有的门均为非反相） 只有一个过渡被优化 门为无比逻辑，但电平恢复电路为有比逻辑 节点必须在预充电期间被预充电（这可能限制了PMOS的最小尺寸） 求值期间，输入必须稳定，对nlogic只能有一个上升的过渡 多米诺逻辑（Domino Logic）的特点续 速度非常快： 静态反相器可以设计成不对称： 因为在反相器的输入端只有1 0 的过渡 加大反相器的PMOS管可使反相器的VM 上移 输入电容减小：因而logical effort较小 可根据扇出（Fan-out）情况优化设计反相器 增加电平恢复电路可以减少漏电和电荷分享问题 无求值管多米诺（Footless Domino） Footless Domino 差分型(双轨) 多米诺逻辑 多米诺骨牌世界记录 2005年11月18日在荷兰创造出新的多米诺骨牌世界记录。组织者称，他们成功地推倒了 4,155,476 只骨牌，打破了去年由他们创造的390万只骨牌的记录。 在11月14日，一只麻雀误闯码放骨牌的大厅，撞倒了2.3万只骨牌，组织者只好请人用气枪打死了这只麻雀，却遭到动物保护组织的强烈抗议，打鸟的枪手甚至遭到死亡威胁。 18日在推倒骨牌前，组织者还为这只不幸的麻雀进行了一个小型的追悼仪式 np-CMOS NORA Logic 实验2 实验目的 练习和优化大扇入组合逻辑电路的设计 实验内容 设计8输入与非门 重组逻辑结构后得到另外一种形式的8输入与非门 比较和分析两电路的延时信息等特性,要求有必要的运算和仿真结果 14周上交实验报告,要求用统一的实验报告用纸 For lecture Evaluate transistor, Me, eliminates static power consumption This behavior is fundamentally different than the static counterpart that always has a low resistance path between the output and one of