第2章DSP总体结构与原理.pptVIP

与冯.诺曼结构处理器比较，哈佛结构处理器有两个明显的特点： 使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存； 使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。 2.3 存储器映射 为什么要片内RAM？ 目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点： 1)、片内RAM的速度较快，可以保证DSP无等待运行。 2)、对于C2000/C3x/C5000系列，部分片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。 3)、片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。 4)、DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。 2.5 系统配置和中断 介绍系统的配置寄存器和有关中断，并介绍用于增加中断请求容量的外设中断扩展（PIE)寄存器。 2.5.1 系统配置概述 系统配置和中断操作的内容包括:系统配置寄存器、中断优先级和中断向量表、外设中断扩展控制器(PIE)、中断向量、中断响应的流程、中断响应的时间、CPU中断寄存器、外设中断寄存器、复位、无效地址检测、外部中断控制寄存器。 LF2407大部分的I/O口是多路复用的，复位时会被上拉为数字输入的模式。 2.5.2 系统配置寄存器 对功能模块进行配置。 2.5.2.1 系统控制和状态寄存器 （1）系统控制和状态寄存器－SCSR1,映射到数据存储器空间7018h。 位15： 保留 位14： CLKSRC，CLKOUT引脚输出源选择 0－CLKOUT引脚输出CPU时钟； 1－CLKOUT引脚输出WDCLK时钟 位13-12：LPM低功耗模式选择，指明在执行IDLE 指令后进入哪一种低功耗模式。 00－进入IDLE1（LPM0）模式； 01－进入IDLE2（LPM1）模式； 1x－进入HALT （LPM2）模式。 位11-9：PLL时钟预定标选择，对输入时钟选择倍频系数。 000－4； 001－2； 010－1.33； 011－1； 100－0.8；101－0.66；110－0.57； 111－0.5 位8：保留 位7：ADC CLKEN,ADC模块时钟使能控制位 位6：SCICLKEN, SCI模块时钟使能控制位 位5：SPICLKEN, SPI模块时钟使能控制位 位4：CANCLKEN, CAN模块时钟使能控制位 位3：EVBCLKEN, EVB模块时钟使能控制位 位2：EVACLKEN, EVA模块时钟使能控制位 0：禁止模块时钟（节能）；1：使能模块时钟，且正常运行 位1：保留 位0：ILLADR, 无效地址检测位 当检测到一个无效地址时，该位被置1，该位需软件清除，写0即可。初始化时该位写0。注意:任何无效的地址会导致NMI事件发生。 （2）系统控制和状态寄存器2－SCSR2，映射到数据存储器空间7019h 。 位15-7：保留位 位6：I/P QUAL，时钟输入限定，它限定输入到DSP的CAP1-6,XINT1-2,ADCSOC以及PDPINTA*/PDPINTB*引脚上的信号被正确锁存时，需要的最小脉冲宽度。脉冲宽度只有达到这个宽度之后，内部的输入状态才会改变。 0－锁存脉冲至少需要5个时钟周期； 1－锁存脉冲至少需要11个时钟周期。 如果这些引脚作I/O，则不会使用输入时钟限定电路。 位5：WD保护位，该位可用软件来禁止WD工作。这位是一个只能清除的位，复位后默认1。通过向这位写1对其清除。 0－保护WD，防止WD被软件禁止。 1－复位时的默认值 位4：XMIF HI-Z。控制外部存储器接口信号(XMIF) 0：所有XMIF信号处于正常驱动模式(即非高阻态) 1：所有XMIF信号处于高阻态 位3：BOOTEN*（使能位）。这位反映了BOOTEN*引脚 在复位时的状态。 0：使能引导ROM。地址空间0000h-00FFh被片内引导ROM块占用。禁止用FLASH存储器。 1：禁止引导ROM。TMS320LF2407片内FALSH程序存储器映射地址范围为0000h一7FFFh。 位2：(微处理器／微控制器选择)。这位反映了器件复位时MP/MC*引脚的状态。 0:器件设置为微控制器方式，程序地址范围从0000h一7FFFh被映射到片内 1:器件设置为微处理器方式，程序地址范围从0000h一7FFFh被映射到片外(必须外扩外部存储器) 位1-0: SRAM的程序/数据空间选择 0 0 地址空间不被映射，该空间被分配到外部存储器 0 l SARAM 被映射到片内程序空间 1 0 SARAM 被映射到片内数据空间 1 1 SARAM 被映射到