R、L、C串联电路频率特性.pptVIP

3．Cache 存储器性能 （1）命中率（Hit rate） Cache 存储器的性能主要表现在Cache命中率的高低、和不命中率频率上。当CPU欲访问存储器时，首先会到Cache内寻找本次操作所需的数据。若这时欲寻找的数据保存在Cache内，本次访问Cache的操作就叫作命中。否则，则称之为不命中。 （2）影响Cache 性能的因素 影响Cache 性能的因素有很多 ① Cache 规模大小 ② 缔合方式(Associaivity) ③ Cache 行大小 ④ 写回和记入式写 ⑤ 配置 （3） Cache 大小规模和性能 表中列出了各种配置的一级Cache 命中率。表中所列这些统计数字还是比较保守的数字，这是因为这些数字是通过分析大量的主机运行情况后统计出的最低命中率。而且这个命中率也不是绝对数，命中率与软件也是息息相关的。 本表的意义在于可以对各种不同配置的Cache 进行一番比较。通过这张表，可以说明欲使Cache 达到一定的效率，其硬件的复杂程度应如何。表中列出的一级Cache 的命中率分别是直接映像、二路相联以及四路相联Cache 结构下的命中率。 4． Cache 存储器映射 1．Cache缔合方式 Cache 内保存的内容是主存储器内容的映像，是通过把主存储器的地址映射到Cache 的存储单元的办法把数据和指令复制到Cache 中去的。 2．直接映像Cache 直接映像的Cache 是一项Cache交换技术，为存储器中每一存储器单元，对应分配Cache中惟一的一个存储单元。 3．二路相联Cache 二路相联Cache 是N路相联的Cache的一个特例，是全相联Cache 与直接映像Cache 之间的一种折衷方案，二路相联的Cache 配备两个Cache 体 4． 全相联的Cache 全相联的Cache系统在任何时候在决定将哪些存储块信息存放到Cache 时，都能够最大限度地提供灵活性和适应性。 5．Cache 存储器写策略 （1） 一致性 所谓一致性(Coherency) ，指的是Cache中信息与主存储器中的信息一致性，即Cache中每一地址上的数据与主存储器中相应存储单元中数据相一致。欲使主存储器信息与Cache内信息之间协调一致，通常有三种写方案可供选择。如图所示。 ① 写贯穿（Write Through） 这是在所有写操作时修改主存储器和Cache存储器的一种方法， 在向Cache写数据的同时，把相同的数据也写入主存储器中。以此来保证Cache与主存储器中信息的一致，保证主存储器中信息总是有效。 微处理器 主存储器 Cache ③ 记入式写（Posted Write ） 这种写方案实际上是一种带缓冲的写贯穿， 这种写方案是把欲写到Cache中的数据先复制到一个缓冲存储器中去。然后再把这个副本写回主存储器。 微处理器 Cache 主存储器 缓冲存储器 把Cache行写到缓 存储器 6．替换算法和替换规则 （1） Cache 替换算法 替换算法是基于这样的一种事实，即最近经常被使用过的信息具有更高的再使用概率。 （2） 替换规则 ① FIFO替换算法 ② LRU替换算法 ③ 随机替换算法 计算机硬件技术基础 内江师院 计算机科学与技术学院 第6章 存储器及 管理技术 6.1 存储器系统 计算机的存储器管理体系采用的是一种层次结构，它的最顶层的、与CPU联系最密切的存储部件是微处理器内部的寄存器。然后，就是一级高速缓冲存储器L1，二级高速缓冲存储器L2。接下来的就是微处理器必须配置的主存储器，它们都是微机系统的内部存储器。再下一个层次的存储器就是外部存储器，通常是硬盘、光盘等，如图 CPU 寄存器组 一级 Cache 二级 Cache 主存储器 外部 存储器 所谓存储管理，其实是一个硬件机制，由于它的存在可以让操作系统为众多运行的程序创造一个便于管理的和谐的存储环境。 通过微处理器的总线访问的存储器叫做物理存储器。它是由一系列的（由8位二进制的）字节组成的，而且给每一个字节都分配了一个惟一地址，把这种地