组合逻辑电路分析与相关设计.pptVIP

下载本文档

1
0
约9.68千字
约 46页
2019-09-25 发布于广东
举报
版权申诉

组合逻辑电路分析与相关设计.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

解：（1）由逻辑图逐级写出表达式（借助中间变量P）。（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 0 1 1 1 1 1 1 0 L 真值表 3.4 组合逻辑电路的设计方法设计过程的基本步骤：例3.4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）列真值表：（3）用卡诺图化简。 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 0 0 0 1 0 1 1 1 L 三人表决电路真值表 A BC 0 00 01 1 11 10 A B C 1 1 1 1 0 0 0 0 得最简与—或表达式：（4）画出逻辑图: （5）如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：画出逻辑图。例3.4.2：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 4个2输入端与非门）实现解：（1）列真值表：（2）由真值表写出各输出的逻辑表达式：输出输入 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 × × 0 1 × 0 0 1 L0 L1 L2 I0 I1 I2 真值表（3）根据要求，将上式转换为与非表达式：（4）画出逻辑图：例3.4.3：设计一个将余3码变换成8421码的组合逻辑电路。解：（1）根据题目要求，列出真值表：真值表输出（8421码）输出（余3码） 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 L3 L2 L1 L0 A3 A2 A1 A0 （2）用卡诺图进行化简。（注意利用无关项） A1 A3 A2 A0 × 0 1 0 0 × 0 0 0 0 × × 0 1 × × A1 A3 A2 A0 × 0 0 0 1 × 0 0 1 1 × × 1 0 × × A1 A3 A2 A0 × 1 0 1 0 × 0 0 0 1 × × 1 0 × × A1 A3 A2 A0 × 0 1 1 0 × 0 1 1 0 × × 1 0 × × 逻辑表达式：（3）由逻辑表达式画出逻辑图。 3.5 组合逻辑电路中的竞争冒险竞争冒险——由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。由于G1门的延迟时间tpd2输出端出现了一个正