计算机组成原理-第6章-习题课.docVIP

第6章 习题课 1．相对于微程序控制器，硬布线控制器的特点是 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难 2. 下列寄存器中，汇编语言程序员可见的是 A．存储器地址寄存器（MAR） B．程序计数器（PC） C．存储器数据寄存器（MDR） D．指令寄存器（IR） 3. 下列选项中，不会引起指令流水线阻塞的是 A．数据旁路（转发） B．数据相关 C．条件转移 D．资源冲突 4. 5. 某16位计算机中,带符号整数用补码表示,数据Cache和指令Cache分离。下表给出了指令系统中部分指令格式,其中Rs和Rd表示寄存器,mem表示存储单元地址,(x)表示寄存器x或存储单元x的内容。 表 指令系统中部分指令格式 该计算机采用5段流水方式执行指令,各流水段分别是取指(IF)、译码/读寄存器(ID)、执行/计算有效地址(EX)、访问存储器(M)和结果写回寄存器(WB),流水线采用“按序发射,按序完成”方式,没有采用转发技术处理数据相关,并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。 (1)若int型变量x的值为-513,存放在寄存器Rl中,则执行指令“SHR R1” 后, R1的内容是多少? (用十六进制表示) (2)若某个时间段中,有连续的4条指令进入流水线,在其执行过程中没有发生任何阻塞,则执行这4条指令所需的时钟周期数为多少? (3)若高级语言程序中某赋值语句为x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为[x]、[a]和[b]，该语句对应的指令序列及其在指令流水线中的执行过程如题下图所示。 I1 LOAD R1,[a] I2 LOAD R2,[b] I3 ADD R1, R2 I4 STORE R2,[x] 则这4条指令执行过程中,I3的ID段和I4的IF段被阻塞的原因各是什么? (4)若高级语言程序中某赋值语句为x=2*x+a, x和a均为unsigned int类型变量,它们的存储单元地址分别表示为[x]、[a],则执行这条语句至少需要多少个时钟周期?要求模仿题上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。 6. 某CPU主频为1.03GHz，采用4级指令流水线，每个流水线的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为( ) A. 0.25×109条指令/秒 B. 0.97×109条指令/秒 C. 1.0×109条指令/秒 D. 1.03×109条指令/秒 7. 某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。假定为该机设计了条件转移指令，其格式如下： 7 0 7 0 10 9 8 0 0 0 0 0 C Z N OFFSET 15 11 其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为1时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移。例如，若C=1,Z=0,N=1,则需检测CF和NF的值，当CF=1或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为(PC)+2+2*OFFSET；顺序执行时，下条指令地址为(PC)+2。请回答下列问题。 (1)该计算机存储器按字节编址还是按字编址？该条件转移指令向后(反向)最多可跳转多少条指令？ (2)某条件转移指令的地址为200CH，指令内容如下图所示，若该指令执行时CF=0,ZF=0,NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1,ZF=0,NF=0，则该指令执行后PC的值又是多少？请给出计算过程。 7 0 7 0 10 9 8 0 0 0 0 0 0 1 115 11 (3)实现“无符号数比较 小于等于时转移”功能的指令中，C、Z和N应各是什么？ (4)以下是该指令对应的数据通路示意图，要求给出图中部件①～③的名称或功能说明。 答案： (1)指令长度为16位，下条指令地址为(PC)+2，故每条指令占2个地址，因此编址单位是字节。 指令中指出的偏移量为8位补码，范围为-128-+127，转移执行时，转移目标地势为(PC)+2+2*OFFSET，因此相对于当前执行的条件转移指令，向后(高地址)最多可跳转2*127个地址，也就是向后最多可跳转127条指令。 (2)指令中C=0,Z=1,N=1,所以需要根据ZF和NF的值来判断是否转移