第1章 集成电路EDA设计概述.ppt

集成化设计发展趋势 5.动态可重构方向发展 动态重构是指能在运行过程中实时配置的可重构。 对于时序变化的数字逻辑系统，其时序逻辑的发生不是通过调用芯片内不同区域、不同逻辑资源组合而成的，而是通过对具有专门缓存逻辑资源的FPGA进行局部或全局的芯片逻辑的动态重构而快速实现的。 动态系统结构的FPGA具有缓存逻辑（Cache Logic），在外部逻辑的控制下，通过缓存逻辑对芯片逻辑进行全局或局部的快速修改，通过有控制重新布局布线的资源配置来加速实现系统的动态重构 集成化设计发展趋势 可重构计算技术的发展方向 开发高效统一的可重构计算系统设计平台 研制采用新结构的可重构器件 拓展可重构计算技术的应用领域 集成化设计发展趋势 6.FPGA/ASIC融合发展 ASIC特点： 实现功能专一性 可大规模生产 混合信号课实现性 与后端制造工厂工艺库紧密关联性 低成本，高性能 集成化设计发展趋势 ASIC具有的优势 高性能安全的IP核的可设计行 高效、低面积消耗的系统空间 复杂系统的芯片可设计、可制造性 FPGA具有的优点： 强大的系统可编程/可配置的多次复用性 实现功能设计的多样性 不需要后端工艺库，设计的简化性 实现设计-市场的短期开发 1.6集成设计的应用前景 数码产品、手机、计算机、高清电器、电子医疗设备、车载电脑、数控机床、航空电子系统。 参考教材 林灶生《Verilog FPGA设计》，北京航空航天大学出版 夏宇闻《Verilog 数字系统设计》，北京航空航天大学出版 杜生海译《FPGA设计指南：器件、工具和流程》，人民邮电出版 王强等《EDA工程理论与实践—SOC系统芯片设计》，电子工业出版社 作业一 安装quartus II软件 使用quartusII软件，理解EDA设计流程 要求：建立一个工程，工程名用自己名字的汉语拼音，教材第4章前4节，具体操作截图，写成word文档提交，文件名是学号，上传到百度云盘 作业上传/作业1 其应用范畴几乎涵盖了电子电路设计的各个领域。 IC Layout Design（Physical Design） PLD设计 电路设计：低频电路、高频电路、线性电路、非线性电路、模拟电路、数字电路 PCB板设计 本课程主要学习如何利用EDA技术来进行PLD(可编程逻辑器件）设计，包括SOPC （可编程片上系统）开发。 即用软件来实现硬件的功能。 PLD和EDA技术的出现改变了传统的设计思路，使人们可以通过设计芯片来完成各种不同的功能。——采用PLD，利用EDA开发工具，通过定义器件内部的逻辑和输入、输出引脚来实现系统功能，将原来由电路板设计完成的大部分工作放在芯片设计中进行。 PLD(可编程逻辑器件) ：其逻辑功能和引脚都可由用户自行定义。 （1）第1步是设计输入。设计者利用硬件描述语言或图形方式对设计的要求进行行为或结构描述。 （2）第2步是功能仿真（不带延时）。可以采用Modelsim或Quartus II验证设计的逻辑功能是否正确。 （3）第3步进行综合。将设计转换为器件具体的基本模块（如LE，存储器块、I/O单元等）；并对设计进行优化，以满足面积和性能约束的要求。 （4）第4步进行布局和布线。将基本模块映射到目标器件的具体位置，并指定布线资源。 （5）第5步进行时序分析。验证设计是否满足时序性能要求。 （6）第6步进行时序仿真（带延时）。验证设计的逻辑功能和时序性能是否正确。 （7）最后一步进行PCB仿真与测试。将编程目标文件下载到PCB板的PLD器件中，然后测试系统是否按照预定的要求正确地工作。 编译器将软件程序翻译成某种特定的CPU机器代码，这种代码不代表硬件结构，更不能改CPU的硬件结构，只能被动的为某特定的硬件电路结构所利用。只是机械式的一一对应的翻译。 综合器与编译器区别（2） (a) 软件语言设计目标流程 软件程序编译器 COMPILER CPU指令/二进制 数据代码： 010010 1100 … C/ASM… 程序 综合器则不同，综合器转化（翻译）的目标是底层电路结构网表文件，它不依赖于任何特定硬件环境，能轻易的移植到任何通用硬件环境中。具有明显的能动性和创造性，不是机械式的一一对应的翻译，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的形成。 HDL 综合器 综合器与编译器的区别（3） HDL程序 工艺库 约 束 网 表 综合工具和要点 综合是把 Verilog HDL源代码通过综合工具， 转变为相应工艺的门级逻辑表示的一个过程； 在综合之前， Verilog HDL源代码的风格必须 经过严格检查，仅仅符合语法不一定能综合； 不同的综合工具性能有差别，支