数字电子技术基础全套课件_3.ppt

（5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路容易受静电感应而击穿，在使用和 存放时应注意静电屏蔽，焊接时电烙铁应接地 良好，尤其是CMOS电路多余不用的输入端不 能悬空，应根据需要接地或接高电平。 CMOS电路与TTL电路比较： 多余输入端的处理措施 处理原则： 不能影响输入与输出之间的逻辑关系 。 数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 对于TTL门，一般可将多余的输入端通过上拉电阻（1~3 K?）接电源正端；也可利用反相器将其输入端接地;通过大电阻接地（逻辑1的处理）。直接把多余端接地（逻辑0的处理）。 对于CMOS电路，对于输入端可根据需要直接接地（逻辑0的处理）；或直接接VDD（逻辑1的处理）。 要实现Y=A，输入端B应如何连接？ B=0时可实现Y=A，B端应接低电平(接地）。 要实现Y=A ，输入端B应如何连接？ ′ B=1时可实现Y=A ，B端应接高电平（接电源）。 ′ 本章小结 　门电路是构成各种复杂数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。 　本章介绍了目前应用最广泛的TTL和CMOS两类集成逻辑门电路。在学习这些集成电路时，应把重点放在它们的外部特性上。外部特性包含两个内容，一个是输出与输入间的逻辑关系，即所谓逻辑功能；另一个是外部的电气特性，包括电压传输特性、输入特性、输出特性等。本章也讲一些集成电路内部结构和工作原理，但目的是帮助读者加深对器件外特性的理解，以便更好地利用这些器件。 知识回顾Knowledge Review 扇出系数－－驱动同类门的个数。 灌电流工作时： 拉电流工作时： 扇出系数NO取NOL、 NOH中较小的一个。 扇出系数－－衡量门电路的带负载能力。 IIL IOL IIH IOH 例3.5.2 解： VOL=0.2V时，驱动门输出电流IOL=16mA,每个负载门的输入电流为IIL=－1mA。 VOH=3.2V时，驱动门输出电流IOH=－7.5mA,但手册规定|IOH|0.4mA,故取|IOH|=0.4mA;每个负载门的输入电流为IIH=40μA。 扇出系数NO=10 输入端 “1”,“0” ？ 三. 输入端负载特性 　　在一定范围内，uI随RP的增大而升高。但当输入电压uI达到1.4V以后，uB1 = 2.1V，RP增大，由于uB1不变，故uI = 1.4V也不变。这时T2和T5饱和导通，输出为低电平。 1.4 开门电阻RON (2KΩ左右） 　　(1) 关门电阻ROFF —— 在保证门电路输出为额定高电平的条件下，所允许RP 的最大值称为关门电阻。典型的TTL门电路ROFF≈ 0.7kΩ。 　　 　　(2) 开门电阻RON—— 在保证门电路输出为额定低电平的条件下，所允许RP 的最小值称为开门电阻。典型的TTL门电路RON≈ 2kΩ。 　　 数字电路中要求输入负载电阻RP ≥ RON或RP ≤ ROFF ，否则输入信号将不在高低电平范围内。 　　振荡电路则令 ROFF ≤ RP ≤ RON使电路处于转折区。 10KΩ 例：判断如图TTL电路输出为何状态？ Y0=0 1 0 Y1=1 Y0 1 1 10Ω Y1 Y2=0 1 0 VCC Y2 10KΩ 1. 悬空的输入端相当于接高电平。 2. 为了防止干扰，一般应将悬空的输入端接高电平。 例3.5.3 解：vO1=VOH、vI2≥VIH(min)时 应满足：VOH－IIHRP≥VIH(min) vO1=VOL、vI2≤VIL(max)时 因此，RP不应大于690Ω. G1 G2 RP vO1 vI2 §3.5.4 TTL反相器的动态特性 一、传输延迟时间 t vi o t vo o 50% 50% tpdHL tpdLH 平均传输时间 　平均传输延迟时间tpd表征了门电路的开关速度。 二.功耗： 有静态功耗和动态功耗。静态功耗指的是当电路没有状态转换时的功耗;动态功耗只发生在状态转换的瞬间。对于TTL电路静态功耗是主要的，用PD表示 。 §3.5.5 其他类型的TTL门电路 一. 其他逻辑功能的门电路 输入端改成多发射极三极管 1.与非门 TTL集成门电路的封装： 双列直插式 如：TTL门电路芯片（四2输入与非门，型号74LS00 ) 地GND 外