7反馈控制电路.pptVIP

7.1.1 自动增益控制电路的工作原理 7.2.1 自动频率控制电路的工作原理 7.2.2 自动频率控制电路应用举例 7.3 锁相环路 7.3 锁相环路(重点） 7.3.1 锁相环路基本原理 7.3.2 锁相环路的数学模型 7.3.2 锁相环路的数学模型 7.3.3 锁相环路的捕捉与跟踪 7.4 频率合成器 7.4 频率合成器 7.4 频率合成器 7.4.1 频率合成器的主要技术指标 7.4.2 锁相频率合成器 CMOS锁相环路CD4046简介 为数字PLL。内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。 具有电源电压范围宽（5~15V）、功耗低、输入阻抗高等优点。工作频率0~1MHz 内部VCO产生50%占空比的方波。输出电平可与TTL电平或CMOS电平兼容。 具有相位锁定状态指示 CD4046内部结构与外引脚排列 信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。 由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。 当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。 确定VCO频率范围。R1控制最高频率，R2控制最低频率。 R2=∞时，频率为零。无输入信号时， PDⅡ将VCO调整到最低频率。 工 作 7.3.2 锁相环路的应用 一、PLL的基本特性 1. 环路锁定时，鉴相器的两个输入信号频率相等 2. 频率跟踪特性 环路锁定时，VCO输出频率能在一定范围内跟踪输入信号频率的变化。 3. 窄带滤波特性 可以实现高频窄带带通滤波 二、PLL应用举例 1、锁相倍频 在锁相环路的反馈通道中插入分频器就可构成锁相倍频电路。如下图所示： ωi(t) PD LF VCO vi(t) vo(t) ωo(t) ωo(t)/N 当环路锁定时，鉴相器两输入信号频率相等。 即有： 式中N为分频器的倍频比。 2、锁相分频： 在锁相环路中插入倍频器就可构成锁相分频电路。如下图所示： ωi(t) PD LF VCO vi(t) vo(t) ωo(t) Nωo(t) 当环路锁定时： 式中N为倍频器的倍频次数。 3、锁相混频器 设混频器的本振信号频率为ωL ，在ωLωo时混频器的输出频率为（ωL-ωo），经差频放大器后加到鉴相器上。 当环路锁定时 ωo(t) ωi(t) ωL(t) PD LF VCO vi(t) vo(t) |ωL(t)-ωo(t)| 混频 差频放大 4、锁相环调频电路 普通的直接调频电路中，振荡器的中心频率稳定度较差，而锁相调频电路能得到中心频率稳定度很高的调频信号,锁相环调频电路如下图所示。环路滤波器的带宽必须很窄，截至频率应小于调制信号的频率。 ui(t)晶振 PD LF VCO uo(t)调频波 uΩ(t)调制信号 + 调制信号作为VCO控制电压的一部分使其频率产生相应的变化，由此在输出端得到已调频信号。 5、锁相解调电路 下图是用锁相环实现调频波解调的原理框图。 利用锁相环的跟踪特性，可以使VCO的振荡频率跟踪输入调频波的瞬时频率。则加到VCO的控制电压的变化规律必与调频波的瞬时频率变化规律相同，因此在LF的输出端可获得不失真的解调输出。 PD LF VCO VFM(t)调频波 VΩ(t)调制信号 捕捉带 ＞ 输入调频信号的最大频偏 环路带宽＞输入调频信号中调制信号的频谱宽度 为实现不失真解调，要求： 为实现高质量的无线通信，抗干扰，近代通信系统往往要求通信机具有大量的、可供用户选择的、能迅速更换的频率稳定度和精度很高的载波信号频率。 晶体振荡器虽然频率稳定度和精度很高，但其频率值只能在很小范围内微调。 频率合成器作用：利用一个或多个基准频率，产生一系列等间隔的离散频率。这些频率的频率稳定度和精度均和基准频率的相同，且频率转换的时间很短。 利用倍频、分频、混频等方法直接产生。信号质量较差。 直接频率合成器 间接频率合成器（即锁相频率合成器） 直接数字频率合成器 利用锁相技术实现。结构简单、输出频率成分频谱纯度高，控制方便等优点。 基于全数字技术。输出频率可高达几百MHz。它由参考时钟、相位累加器、只读存储、DAC和滤波器等组成。 主要要求： 掌握频率合成器的作用 了解频率合成器的种类与主要指标 掌握简单锁相频率合成器的组成与工作原理。 了解