常用组合逻辑电路-译码器-公开课件(讲义).pptVIP

  • 3
  • 0
  • 约7.43千字
  • 约 38页
  • 2019-10-10 发布于广西
  • 举报

常用组合逻辑电路-译码器-公开课件(讲义).ppt

作业 4.7 4.11 * 4.3 常用组合逻辑集成模块及其应用 4.3.1 加法器 半加器 与 全加器 (1) 半加器 (2) 全加器 2.加法器 (1) 串行进位加法器 (2) 超前进位加法器 3. 加法器应用 a3 a2 a1 a0 b3 b2 b1 b0 1 S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI CO a3 a2 a1 a0 S3 S2 S1 S0 CO S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI b3 b2 b1 b0 A-B = A+ B+1 ? ? M b3 =1 ? b2 =1 b1 =1 b0 =1 ? a3 a2 a1 a0 S3 S2 S1 S0 CO S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI 当M=0时 执行A+B B 0=B 当M=1时 执行A-B B 1=B 0 0 1 1 8421BCD 码 余 三 码 CO S A3 A2 A1 A0 S3 S2 S1 S0 CI B3 B2 B1 B0 余 三码 CO S A3 A2 A1 A0 S3 S2 S1 S0 CI B3

文档评论(0)

1亿VIP精品文档

相关文档