第四章 组合逻辑电路课件.ppt

1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 不考虑低位进位，将两个1位二进制数A、B相加的逻辑运算，称为半加。实现半加运算的电路叫做半加器。 半加器的真值表 逻辑表达式 逻辑图 C = AB 1、半加器（P192） 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci-1 Bi Ai 全加器真值表 在将两个1位二进制数相加时，既考虑低位来的进位，又考虑向高位的进位，所进行的运算称为全加。实现全加运算的电路叫做全加器。 2、全加器（P192） 逻辑图 全加器逻辑图与实现电路 实现电路 两个半加器构成一个全加器 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位。 两个4位二进制数相加的过程 在电路上如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 1、串行进位加法器（P193） 低位的进位信号送给邻近高位作为输入信号。 任一位的加法运算必须在低一位的运算完成之后才能进行。 串行进位加法器运算速度不高。 这种加法器虽然各位相加是并行完成的，但其进位信号是由低位向高位逐级传递的，只有当低位产生进位信号后，高位才能完成全加，因此，运算速度较慢。 为了提高运算速度，可以使用超前进位加法器。 进位输入是由专门的“进位逻辑门”来提供。 超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号。 2.超前进位加法器（P194） 该门综合所有低位的加数、被加数及最低位进位输入。 定义两个中间变量Gi和Pi ： Si= Pi ⊕ Ci-1 Ci= Gi＋Pi Ci-1 Gi= AiBi Pi= Ai⊕Bi ……产生变量 ……传输变量 注意进位信号的产生。 Si= Pi ⊕Ci-1 Ci= Gi＋Pi Ci-1 C0= G0+P0 C-1 C1= G1+P1 C0= G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2= G3+P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 进位信号的产生 超前进位集成4位加法器74LS283 74LS283逻辑框图 74LS283引脚图 74LS283逻辑图 三、用加法器设计组合逻辑电路（P196） 例，余三码到8421BCD码转换器 解：要将余3码转换为8421码，只需将余3码减3就可以。而减3的操作，可以用加-3的补码，也就是1101来完成。 例，试用四位二进制加法器构成一位8421BCD码加法器。 当A和B相加产生进位，或者相加的结果大于1001，就会使得C＝1。第二个加法器就可以进行加6的调整。从而得到BCD码的加法输出。 4.3.5 数值比较器74xx85（P197） 4.4组合逻辑电路中的竞争-冒险现象 4.4.1竞争-冒险现象及其成因 竞争：电路中两个输入信号同时向相反电平跳变的现象。 竞争-冒险：由于竞争而在电路输出端产生尖峰脉冲的现象。 4.4.2检查竞争-冒险现象的方法 与门：输出若在一定条件下能化成Y=A*A； 或门：输出若在一定条件下能化成Y=A+A； 与非门：输出若在一定条件下能化成Y=A*A； 或非门：输出若在一定条件下能化成Y=A+A。 以上四种情况均能产生竞争-冒险。 4.4.3消除竞争-冒险现象的方法 一、接入滤波电容(输出端并联电容器) 二、引入选通脉冲(增加乘积项) 引入封锁脉冲(发现并消掉互补变量) 三、修改逻辑设计 END 74××138集成译码器功能表 输 入 输 出 S1 /S2 /S3 A2 A1 A0 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 × H × × × × H H H H H H H H × × H × × × H H H H H H H H L × × × × × H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H