EDA数字频率计课程设计说明书.docVIP

PAGE PAGE 1 目 录 第一章 设计任务及要求 1 1.1设计任务 1 1.2设计要求 1 1.2.1整体功能要求 1 1.2.1测试要求 1 第二章 设计思路 2 2.1数字频率计介绍 2 2.2设计原理 2 2.2.1频率测量的基本原理 2 2.2.2整体方框图及原理 2 第三章 模块介绍 4 3.1闸门产生模块 4 3.1.1闸门模块介绍 4 3.1.2闸门模块verilog语言程序描述及仿真 4 3.2计数模块 5 3.2.1计数模块介绍 5 3.2.2计数模块模块verilog语言程序描述及仿真 5 3.3锁存器模块 6 3.3.1锁存器模块介绍 6 3.3.2锁存器模块verilog语言程序描述及仿真 6 3.4译码器模块 7 3.4.1译码器模块介绍 7 3.4.2闸门模块verilog语言程序描述及仿真 7 3.5扫描显示模块 8 3.5.1扫描显示模块介绍 8 3.5.2扫描显示模块verilog语言程序描述及仿真 9 第四章 数字频率计的实现 10 4.1数字频率计的verilog语言程序描述及仿真 10 4.2数字频率计的FPGA芯片实现 14 第五章 心得体会 15 第一章 设计任务及要求 1.1设计任务 采用测频法设计一个数字显示的数字频率计，被测试的频率可由基准频率分频得到。其中应利用硬件