数字电子技术基础第11章.pptVIP

　　1)控制器的设计 　　控制器CONTROL的逻辑符号如图11.2.7所示。其中， CLK为时钟输入信号；HOLD为紧急制动信号；ARED、AGREEN、AYELLOW分别为东西方向驱动红灯、绿灯、黄灯指示的输出信号；BRED、BGREEN、BYELLOW分别为南北方向驱动红灯、绿灯、黄灯指示的输出信号。控制器按照图11.2.5所示的状态转移图控制系统的时序，即各方向红、绿、黄灯的亮、灭时间。 图11.2.7　控制器的逻辑符号 　　控制器的VHDL描述文件control.vhd如下： 　　library ieee; 　　use ieee.std—logic—1164.all; 　　use ieee.std—logic—unsigned.all; 　　 　　entitycontrol is 　　　 port( clk,hold:instd—logic; 　　 ared,agreen,ayellow,bred,bgreen,byellow:outstd—logic); 　　end control; 　　 　　 architecture behavior ofcontrol is 　　　type state—type is(s0,s1,s2,s3,s4); 　　　signal current— state,next— state: sta