SOPC设计基础与实践(王建校)ZJ0909第3章.pptVIP

　　Avalon总线设计的基本目标是：　●简单：提供简单的、易于理解的协议。　　●优化总线资源利用率：节约可编程逻辑器件的逻辑单元。　　●同步操作：易于与片上的其他用户逻辑集成，避免了复杂时序分析。 　　基本的Avalon总线传输，就是在主、从外设之间传输一个字节、字或双字(8、16、32位)。当一次传输结束后，总线就可以在下个时钟周期进行下一次的传输，传输的主、从外设可与上一次相同，也可不同。Avalon总线也支持高级的特性，例如，支持需要延迟的外设、流(streaming)设备以及多主控制器操作。在单个总线传输过程中，这些高级传输模式允许外设之间传输多个数据单元。 　　Avalon总线提供多个主设备的操作。这种设计为构建SOPC系统提供了极大的灵活性，并且能适应高速外设。例如：一个主外设可以在进行DMA传输时，对来自外设的数据通过数据通道传输给存储器而不需要处理器的干预。Avalon的主、从外设的交互是基于从端口仲裁技术的。当多个主外设同时访问同一个从外设时，由从端口仲裁裁定哪个主外设将获得访问权。 从端口仲裁有如下两个优点：●仲裁机制的细节被封装在Avalon总线内部。主、从设备的接口具有一致性，与总线上的设备数目无关。●多个主外设可以同时在总线上进行传输，但是不能在同一个总线周期中访问同一个从外设。 　　Avalon总线是为SOPC环境而设计的，互联逻辑由PLD内部的逻辑单元构成。Avalon总线具有以下基本特点：　　●外设接口的时钟与Avalon时钟是同步的。因此，不需要复杂的异步握手/应答机制，采用标准的同步时序分析技术就可以测出Avalon总线和整个系统的性能。　　●所有的信号都是高电平或低电平有效，这有利于总线的切换(turn-around)。Avalon总线内部的多路复用器决定驱动所对应的设备。外设在未选中的情况下，也不需要将输出置为高阻态。 　　●地址、数据和控制信号使用独立的专用端口，简化了外设的设计。外设不需要地址译码和判断总线周期，在未选中时，也不需要禁止输出。 　　Avalon总线还包括许多其他特性和约定，以支持由SOPC Builder自动生成的系统、总线和外设。这些特性和约　定包括：　　●最大4 GB的地址空间。存储器和外设可以映像到32位地址空间中的任意位置。　　●内置地址译码。Avalon总线自动产生所有外设的片选信号，极大地简化了基于Avalon总线的设计工作。　　●多主设备总线结构。Avalon总线上可以包括多个主外设，并自动生成仲裁逻辑。 　　●采用向导帮助用户配置系统。SOPC Builder提供图形化的向导，帮助用户进行总线配置(添加外设、指定主/从关系、定义地址映像等)。编译器将根据用户在向导中输入的参数自动生成Avalon总线结构的总线配置文件。　　 ●动态地址对齐。如果参与传输的双方总线宽度不一致，则Avalon总线自动处理数据传输的细节，使得不同数据总线宽度的外设能够方便连接。 　　与SOPC设计相关的许多术语是全新的，有别于传统片外总线结构，所以有必要在此处集中做一介绍。值得说明的是，人们通常所说的外设，指的是传统外设(例如UART、PIO和定时器)，其特征是：计算机系统通过特定的端口与这些外设相连接，并实现特定的功能。而Avalon总线模块是把与它连接的所有模块都视为外设(如Nios CPU、存储器、DMA控制器、存储器控制器和以太网控制器等)。两者有别，希望读者注意这个问题。以下的术语和概念将在后文中多次用到，它们构成了Avalon总线规范的概念框架。 　　1．总线周期(Bus Cycle)　　总线周期是总线传输中的基本时间单元，定义为Avalon总线时钟的两个连续的上升沿之间的时间。总线信号的时序都是以总线周期为参考基准的。　　2．总线传输(Bus Transfer)　　Avalon的一次总线传输定义为对数据的一次读或写操作，可能需要若干总线周期。Avalon总线支持字节(8位)、字(16位)、双字(32位)传输。 　　3．流传输(Steaming Transfer)　　流传输在流主外设和流从外设之间建立一个开放的通道以实现连续的数据传输。在进行数据传输时，只要数据有效就可以在主、从设备间传输，而此期间，主外设并不需要不断查询从外设的寄存器状态。流传输使主、从设备的数据吞吐量达到最大，又避免了外设发生数据上溢或者下溢的溢出现象。 　　4．延迟读传输(Read Transfer with Latency)　　延迟读传输方式适合于那些在第一次访问时需要几个周期而接下来可以连续读取的外设。延迟传输允许主外设发出一个读请求后，转而进行其他不相关的工作，而在几个周期后继续接收数据。这对于指令获取操作和DMA传输非常有利，因为它