补充二：嵌入式系统硬件设计基础.pptVIP

0#芯片地址位图。 (1)由译码器分析片选信号的产生条件。 138工作原理：只有A15输出1，译码器才译码；只有A14、A13、A12都输出0，Y0才输出0到0#芯片的 脚。即主片通过A15A14A13A12输出1000，选中0#芯片。 (2)从片被选中后ABL输出地址分析。 0#芯片被选中( 输入0)，此时的ABL才有意义，A2、A1、A0任一组输出值都对应0#芯片地址；这样的输出值有8组，将之填入位图低3位。 (3)与0#芯片无关的地址线填× 此地址位图一共8行，意味着0#号芯片有8个单元，即8个地址。地址位图的简单画法见最后一行。 图中×表示0#芯片有地址重叠现象。×取值的改变将使0#芯片获得不同的地址空间。当×全部取0时，由0#芯片地址位图求得其地址空间： 1000000000000000b~1000000000000111b， 写成16进制为8000H~8007H。 1#芯片地址位图 1#芯片地址：F000H~FFFFH 2#芯片地址位图 2#芯片地址：0000H~0003H 3.4.4 存储器接入总线实例 设计一个微机系统，数据存储器为8KB。要求不能出现重叠现 象。 分析：此例对存储器地址没有提出要求，我们可以自行安排。 数据存储器用RAM，6264。设计总原则是由抽象到具体。 2.RAM接入总线 画出6264与总线连接的抽象图a。 数据存储器RAM的地址安排为：0000H~1FFFH。根据地址得地址位图如图b； 用74LS138译码，见图c，将数码A15A14A13=000译成 =0. 本例要求数据存储器不能出现地址重叠，所以必须采用全地址译码。 一.嵌入式计算机工作原理 ARM处理器(CPU)依右图工作，在总线上输出激励信号； 唯一从片响应，激励信号选中的从片对激励信号做出响应。 整个系统在ARM处理器执行程序和输出激励信号到总线，以及相应从片对激励信号的响应中完成工作。 嵌入式计算机工作原理 ARM处理器(CPU)依右图工作，在总线上输出激励信号； 唯一从片响应，激励信号选中的从片对激励信号做出响应。 整个系统在ARM处理器执行程序和输出激励信号到总线，以及相应从片对激励信号的响应中完成工作。 1.CPU工作原理 Ⅰ：CPU从存储器的(PC)处读取一条指令。随后PC递增。因此，在CPU取得一条指令后， PC的内容已是下一条指令的地址。 Ⅱ：CPU执行指令。 Ⅲ：在不发生中断的情况下，CPU返回Ⅰ，保证了程序按在存储器中的存储顺序依次执行。 CPU工作时对总线Bus输出激励信号 定义由CPU输出到总线上的信号为总线激励信号，简称为激励信号。 激励信号由地址信号(在AB上)、控制信号(在CB上)和数据信号(在DB上)组成 CPU在①取指，②执行访问存储器的指令，③访问I/O接口的指令时会产生激励信号 微机系统的其他器件就是在激励信号的激励下工作 2.从芯片工作原理 CPU为主片(主片)，总线上的其他芯片为从芯片(从片) 定义从片对激励信号的反应为响应，从片对总线输出的信号为响应信号。 总线上有激励信号时，本身地址与激励信号之地址信号相符的从片做出响应： ①对“读”激励信号做出响应：输出本从片中的数据上DB，此数据即所谓响应信号。 ②对“写”激励信号做出响应：输入DB上的数据入本从片，此即从片的响应。此时从片有响应而无所谓响应信号。 二.总线构建 一般CPU不直接提供总线，必须 利用CPU的相关引脚构建总线 1.以CPU为核心构建总线 2.以单片机为核心构建总线 嵌入式系统一般用单片机作为嵌入式 CPU，而单片机内部资源往往不够用，此 时要构建系统总线，以扩展其它硬件资源。 (1)MCS-51系列单片机的系统总线构 建根据单片机的引脚功能，构建系统总线 如图。图中地址锁存器即所谓总线形成电 路，一般由74LS373充当。 (2)ARM系列单片机的系统总线