组合逻辑—数字电路课件.ppt

表 2-13 半加器真值表 A B S Ci+1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 图 2-36 半加器逻辑图 全加器设计 全加器是完成两个二进制数Ai和Bi及相邻低位的进位 Ci-1相加的逻辑电路。 图 2-37 全加器框图 表 2-14 全加器真值表 Ai Bi C i Si C i+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 函数变换过程如下： 由Si、C i+1式组成的逻辑电路如图2-38 所示。 图 2-38 用异或门构成全加器 图 2-39 用与或非门组成全加器 3. 多位二进制加法 (1) 串行进位。 图 2-40 四位串行进位加法器 *(2) 超前进位。 前面我们已经得到全加器的表达式为 令Gi=AiBi称为进位产生函数，Pi=Ai Bi称为进位传输函数。将其代入Si, Ci表达式中得递推公式 这样可得各位进位信号的逻辑表达式如下： 4. 全加器的应用 例 19 试用全加器构成二进制减法器。 图 2-41 全加器实现二进制减法电路 解 利用“加补”的概念，即可将减法用加法来实现， 图 2-41 即为全加器完成减法功能的电路。 例 20 试用全加器完成二进制的乘法功能。 解 以两个二进制数相乘为例。乘法算式如下： 图 2-42 利用全加器实现二进制的乘法 解 两个 8421 码相加，其和仍应为8421 码，如不是 8421 码则结果错误。如 例 21 试用四位全加器构成一位 8421 码的加法电路。 产生错误的原因是 8421BCD码为十进制，逢十进一， 而四位二进制是逢十六进一，二者进位关系不同， 当和数大于 9 时，8421BCD应产生进位，而十六进制还不可能产生进位。为此，应对结果进行修正。当运算结果小于等于 9 时，不需修正或加“0”，但当结果大于 9 时，应修正让其产生一个进位，加0110即可。如上述后两种情况： 故修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110， 小于等于 9 时加0000。 除了上述大于 9 时的情况外，如相加结果产生了进位位，其结果必定大于 9， 所以大于 9 的条件为 图 2-43 大于 9 的化简 图 2-44 一位 8421BCD码加法器电路图 例 21 试采用四位全加器完成 8421BCD码到余 3 代码的转换。 图 2-45 用全加器构成8421BCD码到余3代码的转换电路 解 由于 8421BCD码加 0011 即为余 3 代码，所以其转换电路就是一个加法电路，如图 2-45 所示。 例 22 用全加器实现BCD/B的变换。 解 现以两位8421BCD码转换为二进制码为例，设十位数的 8421BCD码为B80, B40, B20, B10，个位数的BCD码为B8, B4, B2, B1，则两位十进制数的 8421BCD码为 式中B为二进制的数符(0，1)；下标为权值。将上式按权展开， 则 为找出与二进制数的关系将上式整理得 考虑低位相加时会向高位产生进位位， 2#+n前的系数有如下关系： 其中：D0=B1 D1=B10+B2 产生进位位C1 D2=B20+B4+C1 产生进位位C2 D3=B40+B10+B8+C2 产生进位位 产生进位位 产生进位位 图 2-46 用两个四位全加器组成两位BCD转 换为二进制代码的电路图 习题1:用3-8译码器和与非门实现下列多输出函数 F1=AB + /A/B/C F2=A + B + /C F3=/AB + A/B 习题2