微程序控制的模型计算机.docVIP

《计算机组成原理》课程设计 软外112 金炎秋 1113122036 PAGE 2 PAGE 2 PAGE PAGE 1 南通大学 计算机科学与技术学院 《计算机组成原理》课程设计说明书 姓 名： 金炎秋 学 号： 1113122036 班 级： 软外112 指导教师： 陈 越 上机日期： 2012.7.6-7.8 目录 1 课程设计目的3 2 课程设计要求3 3 实验环境——3 4 设计思路3 5 实验步骤及内容4 （1）I/O设备4 （2）存储器模块————————————————4 （3）运算器模块——————7 （4）微程序控制器7 （5）程序计数器13 （6）时序发生器14 6 参考文献17 7 问题及心得17  微程序控制的模型计算机 一、课程设计目的 1．融会贯通教材各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，加深计算机工作中“时间-空间”概念的理解，从而清晰地建立计算机的整机概念。 2．学习设计和调试计算机的基本步骤和方法，培养科学研究的独立工作能力，取得工程设计和调试的实践和经验。 二、课程设计要求 1．根据给定的数据格式和指令系统，设计一台微程序控制的模型计算机。 2．根据设计图，在QUARTUS II环境下仿真调试成功。 3．在调试成功的基础上，整理出设计图纸和相关文件，包括： （1）总框图（数据通路图）； （2）微程序控制器逻辑图； （3）微程序流程图； （4）微程序代码表； （5）设计说明书及工作小结。 三、实验环境（软硬件平台） 32位Windows操作系统+Quartus II 四、设计思路 运算器：由1位全加器采用行波进位方法设计的8位补码加/减法运算器，可以进行加减法运算与逻辑运算。由DR1、DR2两个寄存器提供操作数。 存储器：分为ROM模块和RAM模块，容量均为128*8位。 程序计数器：用2个74163构成的8位计数器，采用同步反馈法连接，可以实现PC+1以及定位跳转的功能。计数器输出端连一片74244b来实现三态输出。 微程序控制器：由控制存储器（epROM）、微地址寄存器、地址逻辑转移、微命令寄存器、指令寄存器（IR）构成。 I/O设备：由一个输入缓冲（74244b）作控制来实现总线上的三态输入。 时序发生器：由一片74161和一片74138构成，可以产生6个节拍脉冲，具有启停控制端。 五、实验内容及步骤 实验内容大体分为1~6个模块的制作，接下来将逐个模块展开研究并附上各个模块的逻辑电路图以及必要的调试波形图。 I/O设备 数据由IN输入先经一个74244b做数据输入缓冲器，再存入数据输入寄存器（R0，74374b构成）中。可实现一个八位数据的打入以及控制保存。使能端真值表如下： 74244b 74374b Inputs Output Inputs Output nsw-bus IN DBUS nR0-BUS LDR0 DBUS Q L L L H X X Z L H H L X X X H X Z L ↑ L L L ↑ H H L L X Q0 逻辑电路连接图如下： 存储器模块（ROM、RAM、DR1、DR2、IR） DR1、DR2、IR部件均为73273b作相应的数据寄存器1、数据寄存器2以及指令寄存器。ROM模块与RAM模块容量均为128 x 8位。 对RAM及ROM模块的分析见下页。 ROM模块 ROM部件为一片128x8位的lpm_rom连一个74244b组成。由于地址总线ABUS为8根，故抽出高位（Address7）做片选。 【注】当Address7为0时，ROM-inclock与ROM-outclock均可以置入，即相当于片选信号选中ROM存储区域，此时可以对ROM进行读操作。 当ROM数据读出后，需经过一个数据缓冲器才可以稳定的输出，故连接一个74244b芯片。再置一个ROMOUT来控制数据往总线上的输出，确保总线上的数据整齐有序。 封装后的ROM芯片： Inputs Output ROM-inclock ROM-outclock Address ROMOUT q ↑ ↑ 0xxxxxxx L Data ↑ ↑ 0xxxxxxx H Z → → x x Z RAM模块 RAM部件为一片128x8位的lpm_ram连一个74244b组成。由于地址总线ABUS为8根，故抽出高位（Address7）做片选。 【注】当Add