数字电路模拟试卷答案.docVIP

湖北民族学院信息工程学院2010年春 数字电路模拟试卷 拟卷人：黄西 指导老师：杨庆 填空（1’ ×20=20’） 1、(AD.3)16=0011）2=(173.1875)10. 2、描述逻辑电路一般特性的参数包括输入和输出的高低电平、噪声容限、传输延迟时间、功耗、延时功耗积、扇入扇出数等。 3、数字电路中的器件只能处于_饱和 ，和_ 截止 两种状态 4、并行加法器采用超前进位的目的是提高运算速度。 5、迟滞比较器又叫施密特触发器，在数字电路中主要用于波形变换、波形整形和抗干扰、幅度鉴别。 6、门电路中衡量带负载能力的参数称为_扇出系数_ 。 7、时序逻辑电路包含 同步 时序和 异步 时序两个部分。 8、随机存取存储器简称RAM，它主要由存储矩阵、地址译码器 和读写控制电路（I/O电路）组成。 9、触发器是对脉冲边沿敏感的存储电路，组成一个模为100的计数器，至少需要_7_个触发器。 10、8位DA转换器的精度是（1/256） 选择（2’ ×10=20’ 1、 =(A ) A、 B、 C、AB+BC D、 2、下列数据中，数值最小的为:（C） A、（11001）2 B、（52）10 C、（0010 1001）BCD D、（29 3、数字电路中消除竞争冒险的方法除了以下哪一项（D） A、消去互补乘积项B、增加乘积项C、输出端并联电容 D、输入端并联电容 4、关于以下器件对应的波形图表述正确的是（C） 注：A、B为输入端，L为输出 A、是或非门 B、是或门 C、是与非门 D、是异或门 5、 按计数过程中数字增减趋势，计数器可分为加法计数器，可逆计数器和(A) A、减法计数器 B、可逆减法计数器 C、半加 D、可逆加法计数器 6、( D )触发器可以用来构成移位寄存器。 A. 基本R-S B. 同步R-S C. 同步D D. 边沿D 7、T触发器特性方程( A)。 A B C D 8、 RAM动态MOS存储单元需要( B)操作以免存储的信息丢失。 A. 再生 B. 充电 C. 复位 D. 置数 9 、A/D转换通常经过取样、保持、量化和编码四个步骤。取样频率至少是模拟信号最高频率的（B）倍。 A.1 B.2 C.3 10四位DAC和八位DAC的输出最小电压一样大，那么他们的最大输出电压（C ）。 A 一样大 B 前者大于后者 C 后者大于前者 D 不确定 作图（4 ×5’=20’） 1、画出由D触发器构成的四位二进制计数器电路 2、画出单个全加器的门电路构成图 或 3、画出由555定时器构成的施密特触发器电路图（或改为连线题） 4、用74151或74138实现全加器（任选一） 首先：弄清全加器的逻辑函数组成 =m1+m2+m4+m7(其中为了表示方便：C=Ci，下同) =m7+m6+m5+m3 解： (1)对于74151： Y=mi Di 所以：S= m1+m2 +m4 +m7 即D1，D2，D4，D7相连，接S Co= m7+m6+m5+m3 即D3，D5，D6，D7相连，接Co 数据选择端A、B、C分别接A、B、Ci 如图： (2)对于74138，也遵循相同的思路，只不过实现逻辑函数的方式有所不同 分析计算化简（5’×5=25’） 1、把化简成最简与或式，再用卡诺图验证。 解： = = = = = =m7+m4+m11+m8+m13+m14+m1+m2 CD AB 00 01 11 10 00 1 1 01 1 1 11 1 1 10 1 1 2、 写出下图所示逻辑图的逻辑关系式： 解：L= = = = 3、一个四位的权电阻D/A转换器如图所示，当输入数字量为0001时，对应的输出模拟电压为0.2V，试计算当数字量为1101时输出电压为多少伏？（已知Rf=R） 解： Vo2=2.6V 4、555定时器的构成的电路如图所示，VCC=5V, R1=15KΩ, R2=10kΩ, C=0.05μF; 画出Vc，Vo的波形，估算振荡频率f和占空比q . 解：tpl=R2CIn2≈0.7R2C tph=(R1+R2)CIn2≈0.7(R1+R2)C =1144Hz q= 5、运用反馈预置法,用74LS161同步递增二进制计数器及与非门组成N=14 的计数器。 综合设计（15’ ） 有一火车站，若特快、快车、慢车同时进站，车站先响应特快的进站信号，然后是快车，最后是慢车；若快车、慢车同时进站，依旧遵循以上优先