第十三章 ARM JTAG测试与调试结构.pptVIP

ARM JTAG测试 与调试结构 主要内容 JTAG边界扫描测试结构 ARM调试结构 嵌入式跟踪 JTAG边界扫描测试结构 JTAG－Joint Test Action Group 联合测试行动组开发了用于印制板测试标准，即IEEE1149 IEEE1149.1 －JTAG Boundary Scan JTAG边界扫描结构标准描述了一个用于数字电路引脚信号电平访问和控制的5引脚串行协议，并扩展到测试芯片上的电路 JTAG边界扫描测试结构 边界扫描技术的基本思想：在靠近芯片的输入输出管脚上增加一个移位寄存器单元，称为边界扫描寄存器（Boundary-Scan Register Cell） 当芯片处于测试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来，实现对芯片输入输出信号的观察和控制 在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的 边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain） JTAG边界扫描测试结构 对边界扫描链的控制主要是通过TAP （Test Access Port）Controller来完成的 寄存器被分为两大类：数据寄存器(Data Register)和指令寄存器(Instruction Register) 边界扫描链属于数据寄存器，实现对芯片的输入输出的观察和控制