电子技术基础 第2版 教学课件 作者 陈梓城 孙丽霞 第9章.PPT

* * 第九章 组合逻辑电路 第一节 概述 第二节 加法器 第三节 编码器 第四节 译码器 第五节 数据选择器和数据分配器 第一节 概述 组合逻辑电路的特点: 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 在数字电路中，任何时刻输出信号的稳态值，仅取决于该时刻各个输入信号取值组合的电路，叫做组合逻辑电路简称组合电路。 组合电路的框图如图所示: 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 一、组合逻辑电路的分析方法 分析步骤： （1）根据给定的组合逻辑电路，写出逻辑函数表达式。方法是从输入到输出（或从输出到输入）逐级写出逻辑函数表达式。 （2）对写出的逻辑函数表达式进行化简。可以采用逻辑代数化简法或卡诺图化简法。 （3）列出真值表。 （4)确定电路的逻辑功能。 二、组合逻辑电路的分析举例 例：组合电路如图所示，分析该电路的逻辑功能。 （2）化简与变换： 解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。 (4）分析逻辑功能 ： 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。 （3）由表达式列出真值表。 一、加法器 第二节 加法器 加法器是数字系统中最基本的运算单元。 1．半加器 半加器是指两个相同位的二进制数相加的运算单元。 根据半加的运算规律可列出半加器的真值表。 由真值表直接写出表达式: 画出逻辑电路图。 2. 全加器 全加器是指两个相同位的二进制数相加，同时与由低位送来的进位数相加的运算单元。 设Ai、Bi为两个相同位二进制数，Ci -1表示由低位送来的进位，Si为全加和，Ci为向高位的进位。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 根据逻辑表达式画出全加器的逻辑电路图： 全加器的国标符号 二、 集成加法器 中规模集成芯片做成的双全加器有很多种，集成双全加器由两个功能相同而又互相独立的全加器组成。常用的有CT54LS183、CC661等，CT54LS183的外引脚排列及逻辑符号如图所示。 一、编码器 一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系: 2n≥N 第三节 编码器 1.二进制编码器 编码——将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。 三位二进制编码器的示意图 3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器，其功能真值表见下表：（输入为高电平有效） 由真值表写出各输出的逻辑表达式为： 用门电路实现三位二进制编码器的逻辑电路： 二、集成优先编码器 在优先编码器中，设计时对所有的编码输入按优先级排队，当同时有几个信号输入时，编码器对其中优先等级最高的一个进行编码。 下面以CT54LS148为例加以介绍。引脚排列和逻辑符号如图所示。 注意：该电路为反码输出。 为使能输入端(低电平有效)， 为使能输出端(高电平有效) ， 为优先编码工作标志(低电平有效)。 CT54LS148的真值表见下表。 第四节 译码器 译码器是将给定的二进制代码（输入）按其编码时的原意译成对应信号或十进制数码（输出）的器件，是属于多输入，多输出的组合逻辑电路。 按功能，译码器分为两大类，即通用译码器和显示译码器。 一、二进制译码器 将二进制代码译成对应输出信号的电路称为二进制译码器，它有2线—4线，3线—8线，4线—16线等多种类型，下面以2线—4线译码器为例说明译码器工作原理。 写出各输出函数表达式： 画出逻辑电路图： 1.CT74LS138译码器 （3线-8线） 真值表如表所示。 由表可知，片选控制端STA=1， = =0时，译码器工作，允许译码，否则译码器停止工作，输出端全部为高电平。 74LS138译码器的引脚排列见图a)所示；逻辑符号见图b)所示。 2.译码器的应用举例 例 试用译码器和门电路实现逻辑函数： 解：将逻辑函数转换成最小项表达式， 再转换成与非—与非形式。 =m3+m5+m6+m7 = 用一片74LS138加一个与非门 就可实现该逻辑函数。