电子技术基础 第2版 教学课件 作者 陈梓城 孙丽霞 第10章.PPTVIP

三、集成RS触发器 集成RS触发器是将组成RS触发器的各个逻辑门制作在一块芯片上。为扩展其应用功能，有时可加一些附加逻辑门，使应用更加灵活。 CC4043为三态RS锁存器，引脚排列及逻辑符号如图所示。 二、集成边沿JK触发器 集成边沿JK触发器在电子技术中已广泛应用，常用的有CT74LS112、CC4027等。 * * 第十章 触发器 10.1 基本RS触发器 10.2 时钟控制的RS触发器 10.3 JK触发器 10.4 D触发器 10.4 D触发器 10.5 T触发器 触发器的种类繁多，但可根据是否有时钟脉冲的输入，把触发器分为两大类： 一类是没有时钟输入的触发器，称基本触发器； 一类是具有时钟输入的触发器，称时钟触发器。 第一节 基本RS触发器 一、电路组成及工作原理： 1.电路组成 基本的RS触发器又称为RS锁存器，它可由两个与非门交叉连接组成，也可由两个或非门交叉连接组成。由两个与非门组成的基本RS触发器电路如图所示。 触发器有两个输出端，一个记为Q，另一个记为 。在正常情况下，这两个输出端总是逻辑互补的，即一个为0时，另一为1；并定义Q=1、 =0时，触发器状态为1状态；当Q=0、 =1时，触发器状态为0状态。 2.工作原理： ① = =1这说明触发器在未接受低电平输入信号时，一定处于两个稳定状态中的一个状态，并且无论处于哪个状态都是稳定的。 ② =0， =1时，门 因输入端有0，不管原状态是０或是１，此时均为１状态，而门 输入端因全是1，Q输出为0状态，即触发器状态为0。 ③ =0, =1时,则门 因输入端有0而使Q不管原状态是０或是１，都使Q输出为1状态，而门 因输入端全是1，而使 为 0状态，即触发器状态为1。 ④ =0、 =0时,Q==1,破坏了Q和 的逻辑互补性，所以称为不定状态。实际应用时应避免这种状态。 二、逻辑功能的表示方法 1.状态表 基本RS触发器的状态变化列于下列表中。 失效 不 定 0 0 置1 0 1 1 0 置0 1 0 0 1 保持 不 变 1 1 功能说明 输出信号 输入信号 2.逻辑符号图 电路的逻辑符号如图所示。 3.时序图 设触发器初始状态为0（即Q=0, =1），根据给定输入信号波形，画出相应触发器输出端Q的波形，如图所示。这种波形图称为时序图。 三、集成RS触发器 集成RS触发器是将组成RS触发器的各个逻辑门制作在一块芯片上。为扩展其应用功能，有时可加一些附加逻辑门，使应用更加灵活。 一、电路组成及逻辑符号 它由基本RS触发器和用来引入R、S及时钟CP信号的两个与非门构成，如图a）所示。电路的逻辑符号如b）图所示。 第二节 时钟控制的RS触发器 二、逻辑功能 时钟触发器的动作时间是由时钟脉冲CP控制的。规定CP作用前 触发器的原状态称为初态，用 表示，CP作用后触发器的新状态称为次态，用 表示。 1.状态转换表： 1 1 1 不 定 不 定 0 1 1 1 1 0 1 1 （置1） 1 0 0 1 0 1 1 0 0 （置0） 0 0 1 0 1 1 0 0 保持 0 0 0 0 S R 功能说明 次态 现态 输 入 2.状态转换图 根据输入信号，触发器状态的转换可用图来形象地表示。用两个圆圈表示触发器两个稳态0和1，用箭头表示状态转换的方向，在箭头旁边用文字或符号表示实现转换所必备的条件，这种图称为状态转换图。 第