基本单元电路chap42.pptVIP

CMOS组合逻辑门的设计. * CMOS组合逻辑门的设计. * CMOS组合逻辑门的设计. * 例6.5 复合门的逻辑努力 gNAND=4/3，gNOR＝5/3 A B A B A B A B 2 2 2 2 Cg=4Cunit 4 4 1 1 Cg=5Cunit A A 2 1 Cg=3Cunit 逻辑努力（Logical effort ）是一个门的I 输入电容和与它具有相同输出电流的反相器的输入电容的比 反相器及两输入NAND门的延时与扇出关系 直线的斜率为该门的逻辑努力， 它与纵线的交点是门的本征延时 CMOS组合逻辑门的设计. * D = p + h = p + gf 分支努力b 定义: 分支努力：当一个节点的输出上有扇出时，总驱动电流中的一部分沿正在分析的路径流动，而有些则离开这个路径。若路径上无分支，则分支努力为1 沿正在分析的路径止的负载电容 离开这条路径的连线上的电容 CMOS组合逻辑门的设计. * 多个逻辑门连接的网络 单个门的努力: hi = gifi 路径电气努力: F = CＬ/Cin 路径逻辑努力: G = g1g2…gN=? gi 路径分支努力: B=b1b2…Bn= ? bi 总路径努力: H = ? hi= ? gi fi = GFB 路径延时： D = Sdi = tp0(Spi + Shi /Y) CMOS组合逻辑