EDA课程设计：数字秒表的设计.docVIP

EDA课程设计报告 ——数字秒表的设计 指导老师： 时间： 组员： 一、设计流程 1.文本编辑： 用Active-HDL的编译环境进行编写源代码，编译通过后，保存为.hdl文件格式。 2.功能仿真： 将文件调入Active-HDL仿真环境里进行功能仿真，检查逻辑功能是否正确。 3.逻辑综合与物理实现： 将源代码调入ISE软件中，逻辑综合，管脚分配，下载到FPGA板上调试物理实现。 二、设计规划 本系统设计采用自顶向下的设计方案，系统的整体组装设计原理图如图1所示，它主要由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块分别完成计时过程的控制功能、计时功能与显示功能。 数字秒表 数字秒表 计时控制电路 控制状态机 计时电路 显示电路 时基分频电路 计数器 六十进制计数器 扫描电路 七段译码器 一百进制计数器 图1 系统组成框图 三、各模块的原理及其程序 本系统设计由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块实现秒表不同的功能 。 1、控制模块 计时模块的作用是针对计时过程进行控制。计时控制模块可用俩个按钮来完成秒表的启动、停止和复位。 部分源程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CTRL IS PORT( C