掌握加减运算电路的基本结构.ppt

实验二 加减运算及特征标志 掌握加减运算电路的基本结构， 理解无符号数和补码加减运算； 理解标志位的含义， 掌握溢出等标志位的实现方法； * 实验指导：赵蕙 1 打开浏览器 2 点击more，进入实验指导 1 下载工程模板到E盘或F盘 下载实验二文件到E或F盘 2 下载的压缩文件 下载的文件解压缩后 工程文件 工程配置文件 工程默认设置文件 工程顶层文件 数码管七段译码源文件 工程模板文件夹包含下列文件： 实验板与调试软件虚拟实验板信息传递的扫描电路源文件 1 实验二文件夹包含下列文件： 2 实验电路顶层verilog源文件 虚拟面板构图文件 加法器verilog源文件 将实验二相关文件全部复制到工程文件夹中 工程模板文件夹 1 2 双击工程文件，直接在QuartusII中打开工程 编译工程 工程编译成功 打开树状结构，根据需要选择源文件进行阅读，将实验报告册程序清单补充完整。 工程下载 1 2 FLAG是运算结果的标志，由S、Z、O、C构成，分别表示结果为负、运算结果为零、运算结果溢出、运算结果产生进位，根据特征标志的含义和生成方法补充完成程序清单 3.4的空白部分。 如果实验板电源没有打开，会出现NO hardware提示，打开开发板电源，点击Hardware Setup选择下载电缆。 电源按钮 在下拉列表中