微机原理04微处理器外部特性 钱晓捷版.pptVIP

第4章：4.1.4 最大组态的总线形成 系统总线信号 MEMR* MEMW* IOR* IOW* INTA* DMA 应答电路 AENBRD AEN’* AEN* CEN A19～A12 A11～A8 A7～A0 D7～D0 AD7～AD0 A11～A8 A19/S6～A16/S3 A15～A12 74LS245 74LS373 74LS373 G G G* DIR 74LS244 8088 OE* 8288 DT/R* DEN ALE S2*～S0* S2*～S0* MN/MX* OE* E* MRDC* AMWC* IORC* AIOWC* INTA* 第4章：4.1.4 最大组态的总线形成(续1） ⑴ 系统地址总线 采用三态透明锁存器74LS373和三态单向缓冲器74LS244 ⑵ 系统数据总线 通过三态双向缓冲器74LS245形成和驱动 ⑶ 系统控制总线 主要由总线控制器8288形成 MEMR*、MEMW*、IOR*、IOW*、INTA* 第4章： 4.2.2 最大组态的存储器写总线时序 111 110 T4 T3 T2 T1 A15～A8 A19～A16 S6～S3 由8288 产生 ALE S2*～S0* CLK A19/S6～A16/S3 A15～A8 DEN 写命令 AD7～AD0 A7～A0 输出数据 DT/R* AMWTC