第6章组合逻辑电路设计实践.pptVIP

思考 为什么只设计4位二进制先行进位加法器？可以是8位的吗？ 5.9.3 迭代比较器电路 可以逐步逐位地对2个n位数值X和Y进行比较，在每一 步用单个位EQi跟踪迄今是否所有的位对都相等： 1) 置EQ0为1且置i为0。 2) 如果EQi＝1且Xi和Yi相等，置EQi+1为1，否则置EQi+1为0。 3) 递增i。 4) 如果i n，返回第2步。 迭代比较电路相对并行比较器，速度要慢些。因此，在实际设计中，采用类似4位比较器74x85和4位加法器74x283模块，使用的多半是每次处理多位的迭代电路。 一位数值比较器,其真值表如下 A B F1(AB) F2(AB) F3(A=B) 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 F1=AB’ F2=A’B 中间函数 F3=A’B’+AB=(A?B)’ F A=B FAB FAB A=B AB AB B0 A0 B1 A1 B2 A2 B3 A3 四位数值比较器 7485有8个数据输入端A3,A2,A1,A0,B3,B2,B1,B0,3个输出端,还有3个级联输入端。先从高位A3，B3开始比较 5