熟悉数据寄存器和移位寄存器的HDL描述方法.pptVIP

实验一 信号与传输 熟悉实验板及其基本操作；熟悉FPGA设计软件的使用方法； 了解HDL的程序结构，掌握端口定义及赋值方法； 理解总线的三态传输特性，掌握三态缓冲器的HDL描述方法； 熟悉数据寄存器和移位寄存器的HDL描述方法，理解其工作特性； 熟悉HDL参数化设计方法和层次化设计方法。 * 实验指导：赵蕙 1 打开浏览器 2 点击more，进入实验指导 1 下载工程模板到E盘或F盘 下载实验一文件到E或F盘 2 下载的压缩文件 下载的文件解压缩后 工程文件 工程配置文件 工程默认设置文件 工程顶层文件 数码管七段译码源文件 工程模板文件夹包含下列文件： 实验板与调试软件虚拟实验板信息传递的扫描电路源文件 实验一文件夹包含下列文件： 1 2 实验电路顶层verilog源文件 虚拟面板构图文件 数据寄存器verilog源文件 移位寄存器verilog源文件 将实验一相关文件全部复制到工程文件夹中 工程模板文件夹 1 2 双击工程文件，直接在QuartusII中打开工程 编译工程 工程编译成功 打开树状结构，可以根据需要选择源文件进行阅读。 工程下载 1 2 如果实验板电源没有打开，会出现NO hardware提示，打开开发板电源，点击Hardware Setup选择下载电缆。 电源按钮 在下拉列表中选择USB-Blaster 或者在此处双击USB-Blaster 1 2 单击close确定 下载成功 现在，“信号与传输”实验电路已经下载到实验板的FPGA，接下来的任务是验证电路功能。 双击桌面JuLab图标，打开实验调试软件 1 2 选择逻辑部件实验 虚拟实验板中的绿色发光二极管、红色发光二极管、开关、数码管、按键与实际开发板上资源对应。 9个绿色发光管 18个红色发光管 开关 按键 数码管 使用能够更直观地反映输入输出与实验电路关系的虚拟面板构图，来验证实验电路功能。 选择lab1.vpl虚拟面板构图文件 1 2 虚拟控件根据需要放置在原理图的各个信号位置，方便在做功能验证时进行输入与观察。 接下来，操作实验调试软件、根据需要阅读源程序代码，按要求完成实验报告册。 对应的源代码 对应的源代码 提示： 正脉冲 负脉冲 1 2 对应的源代码 0011 DATA1 3 对应的源代码 实验现象分析： （1）寄存器能够装入数据的条件是时钟使能信号REGce为_______并且________（有／没有）时钟上升沿。如果REGce无效，但是有时钟上升沿，寄存器的内容将___________（更新／保持不变）。程序清单 3.2中产生这一特性的代码行号是_______。 （2）复位信号使寄存器______（清零／保持不变），和有无时钟无关，因此该寄存器的是________（异步/同步）复位。如果需要________（异步/同步）复位，需要将程序清单 3.2中的10行always @(posedge CLK or posedge RESET)改为______________________________。 提示： 异步复位是指无论时钟沿是否到来，只要复位信号有效，就进行复位操作。 同步复位是复位信号和时钟同步，当时钟上升沿检测到复位信号，执行复位操作。 4 *