《TMS320系列DSP原理结构及应用》党瑞荣.pptVIP

9.5 串行外设接口模块（SPI） 第九章 TMS320F2833x系列DSC的硬件结构 2. SPI模块操作 （1） 主控模式 在主控制模式下（MASTER/SLAVE=1），SPI通过SPICLK引脚为整个串行通信网络提供串行时钟，此时，要发送的串行数据从引脚SPISIMO移出，并锁存引脚SPISOMI上接收的数据。 若写数据到寄存器SPIDAT或SPITXBUF，则启动SPISIMO引脚上的数据发送。首先发送SPIDAT寄存器的最高有效位MSB，同时，接收到的数据通过SPISOMI引脚移入SPIDAT的最低有效位LSB。当传输完设定长度的数据后，接收到的数据被存放到SPIRXBUF寄存器中。需要指出，当设定的数据长度不足16位时，SPIRXBUF寄存器中存放的接收数据采用右对齐格式，而发送的数据需要采用左对齐格式写入寄存器SPIDAT或SPITXBUF中。 在典型的系统应用中，主控制器的引脚可用来控制从控制器的片选信号。这样在主SPI设备与从SPI设备之间传递信息的过程中，主设备将脚置成低电平；当数据传输完毕后，在将该引脚置为高电平。 9.5 串行外设接口模块（SPI） 第九章 TMS320F2833x系列DSC的硬件结构 2. SPI模块操作 （2） 从控模式 在从控制器模式下，（MASTER/SLAVE=0），串行数据从SPISOMI引脚移出，从SPISIMO引脚移入。同样，SPICLK引脚为串行移位时钟的输入，该时钟由外部网络上的主控制器提供，传输速率也由该时钟决定。 当从设备检测到来自网络主控制器的SPICLK信号的适当时钟边沿时（与选择的时钟模式有关），已经写入SPIDAT或SPITXBUF寄存器的数据被发送到通信网络上。当要发送字符的所有位移出SPIDAT寄存器写入到 SPITXBUF寄存器的数据将会装载到SPIDAT寄存器。如果向SPITXBUF写入数据时SPIDAT中没有正在发送的字符，写入的数据将被立即装载到SPIDAT中。 主控器的引脚可用作从设备的选通信号。如果引脚为低电平，允许从SPI设备向串行总线发送数据；当为高电平时，从SPI设备的串行移位寄存器停止工作，且串行输出引脚被置成高阻状态。 9.5 串行外设接口模块（SPI） 2. SPI模块操作 第九章 TMS320F2833x系列DSC的硬件结构 （3） 数据格式 SPI配置寄存器中的4个控制位（SPICCR.3~SPICCR.0）确定了发送或接收数据的字符位数（1~16位）。状态控制逻辑根据SPICCR.3~SPICCR.0的值对接收和发送字符位数进行计数，从而可以确定何时完成一个完成字符的传送。当数据长度小于16位时，对接收和发送的格式要求如下。 1）将要发送的数据写入SPIDAT或SPITXBUF时，必须是左对齐的； 2）从SPIRXBUF读取的接收数据是按右对齐格式存放的； 3）SPIRXBUF中存放最新接收的字符（右对齐），再加上那些已移位到左边的前次传送留下的位。 9.5 串行外设接口模块（SPI） 第九章 TMS320F2833x系列DSC的硬件结构 SPI模块支持125种不同的波特率和4种时钟配置模式。当SPI工作于主模式时，SPICLK引脚为整个通信网络提供时钟；当SPI工作于从模式时，SPICLK引脚接收主控制器提供的时钟信号。 在从模式下，SPI的时钟是从SPICLK引脚上接收外部的时钟源，并且该时钟频率不能超过LSPCLK频率的四分之一。 在主模式下，SPI的时钟由SPI产生并且从SPICLK引脚输出，同时该时钟频率不能超过LSPCLK频率的四分之一。 3. 波特率设定与时钟模式 9.5 串行外设接口模块（SPI） 3. 波特率设定与时钟模式 第九章 TMS320F2833x系列DSC的硬件结构 SPI模块提供了两个时钟控制位用来配置SPICLK的时钟模式。其中，时钟极性选择位CLOCK POLARITY(SOICCR.6)用来设定始终上升沿有效还是下降沿有效，时钟相位选择位CLOCK PHASE(SPICTL.3)用来设定时钟是否延迟半个周期。四种不同的时钟模式如下： （1）无延时的下降沿：SPI在SPICLK的下降沿发送数据并在SPICLK的上升沿接收数据。 （2）有延时的下降沿：SPI在SPICLK信号的下降沿发送数据，在SPICLK的下降沿接收数据。 （3）无延时的上升沿：SPI在SPICLK的上升沿发送数据，在SPICLK的下降沿接收数据。 （4）有延时的上升沿：SPI在SPICLK信号