第三章(1)---南京航空航天大学精品课程建设.pptVIP

§3-2 常用组合逻辑模块 §3-2-1 四位并行加法器 §3-2-2 数值比较器 §3-2-3 译码器 §3-2-4 数据选择器 §3-2-5 总线收发器 §3-2-6 其他常用器件 一个模块完成某个常用的特定的功能，如加法器、数值比较器、译码器、编码器及数据比较器等。 §3-2-1 四位并行加法器 一、4位加法器逻辑图 图1-1-3 加法器 《数字设计引论》 §1-1数制 图2-3-5 例2-3-3逻辑图 《数字设计引论》 §2-3逻辑图 图2-6-6 2位加法器 《数字设计引论》 §2-6应用实例 二、加法器的级连 四位加法器级连成八位加法器 三、加法器的应用（1） 用4位加法器构成余3码到8421码的转换器 加法器的应用（2） 一位BCD码加法器 图1-2-3 1位BCD码加法器方框图 《数字设计引论》 §1-2二值编码 §3-2-2 数值比较器 4位比较器 低位比较结果级连→ 一、数值比较器逻辑图 数值比较器功能表 二、数值比较器的级连 4位比较器组成8位比较器 三、数值比较器的应用 交通控制灯电路的一部分 §3-2-3 译码器 一、变量译码器 二、变量译码器的扩展 三、变量译码器实现组合逻辑函数 四、变量译码器构成数据分配器 五、显示译码器 一、变量译码器 2-4译码器 3-8译码器 3-8译码器功能表 例2-6-3 译码器 二、变量译码器的扩展 74138 树形扩展 三、变量译码器实现组合逻辑函数 例1：变量译码器实现1位全加器。 1 1 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 0 Σi coi yi xi cii 例2：译码器实现1位8421BCD码加法器 四、变量译码器构成数据分配器 五、显示译码器 §3-2-4 数据选择器(MUX) 一、数据选择器 8选1MUX 4选1MUX 74151 74253 数8选1MUX功能表 二、数据选择器的扩展 74153 三、MUX 实现组合函数 MUX 实现组合函数(续) 交通控制灯电路的一部分 §3-2-6 常用组合逻辑器件 常用组合逻辑器件(续) * 第三章 组合逻辑电路设计 §3-1 集成逻辑电路的电气特性 §3-2 常用组合逻辑模块 §3-3 组合电路的设计方法 §3-4 险象与竞争 §3-5 小结 组合逻辑电路： 输出仅和当前的输入有关。 门电路 用以实现基本逻辑运算和复合逻辑运算的单元电路。 获得高、低电平的基本原理 Vi Vo Vcc 半导体二极管的开关特性 二极管的单向导电性－－正向电压导通，反向 电压截止。 理想二极管： 正向导通电阻为0， 反向内阻无穷大。 半导体三极管的开关特性 双极型三极管的开关特性 基本开关电路 MOS管的开关特性 §3-1 集成逻辑电路的电气特性 集成电路的工艺： TTL: 晶体管-晶体管逻辑 (标准,S,LS,AS,ALS,F) 速度快、电源电压：典型值5V,一般4.5～5.5V 肖特基－－提高电路工作速度的一种电路结 构的名称。 MOS：金属-氧化物-半导体逻辑 （PMOS,NMOS,CMOS) (HC,AHC,AC,HCT,ACT,AHCT,LV,LVC) 功耗低、工作电源电压范围宽（3～18V)、 输入阻抗高、驱动能力、抗干扰能力强。 ECL： 发射极偶合逻辑 速度更快 TTL：74系列 ( 0－70℃） 54系列（－55－125 ℃） 74S系列：肖特基系列 74LS系列：低功耗肖特基系列 74AS系列：高级肖特基系列 74ALS系列：高级低功耗肖特基系列 74H系列：高速型 肖特基：提高电路工作速度的一种电路结构的名称，74S系列 采用了肖特基抗饱和三极管。 TTL电路 例：SN74LS00 厂标 系列名 类型 功能号 00：含四个二输入与非门的集成电路 02：含四个二输入或非门 04：六组反相器 7400外引线排列 TTL与非门电路 输出级的特点： 在稳定的工作状态下T4和T5总是一个导 通另一个截至，有效地降低了输出级的 静态功耗，提高了驱动负载的能力。称 其为推拉式（PUSH－PULL)电路。 集成逻辑电路的电气特性 §3-1-1 集成电路的主要电气指标 §3-1-2 逻辑电路的输出结构 §3-1-3 正、