第六章时序逻辑电路学习资料.ppt

第六章 时序逻辑电路;§6.1 概述 ;Q3;1; 根据移位数据的输入－输出方式，又可将它分为下述四种电路结构：;FF;并入－串出;Q;数据预置 ： 设A3A2A1A0 ＝ 1011 ，;Q;;用波形图表示如下：;Q;Q;3. 双向移位寄存器的构成 ： ;四位串入 - 串出的左移寄存器：;四位串入 - 串出的左移寄存器：;具体实施 ：;右移串行输入;0;6. 2. 3 集成寄存器74LS194的应用举例;2.具体电路:;2.具体电路:;寄存器各输出端状态;0;0;寄存器各输出端状态;寄存器各输出端状态;6. 2. 4 集成移位寄存器简介;§6.3 计数器的分析 ;§6. 3 计数器的分析;§6. 3 计数器的分析 ;异步计数器和同步计数器;什么叫“同步计数器” ?;例 1. ;1 0;思考题：;Q0;6. 3. 3 同步计数器的分析; 在同步计数器中，学习的难点在于必须正确理解“控制端J、K的取值组合由时钟CP下降沿到来前的Q端原有状态所决定”。;分析步骤:;2. 再列写状态转换表，分析其状态转换过程。;CP;Q2;6. 3. 4 任意进制计数器的分析;CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 ; 3. 还可以用波形图显示其状态转换表 ( 此处略去不画 ) 。;Q2;Q2; 1 0 1 0 1 1 1 0 1 0 1 0;1 0 1;“用触发器构成计数器电路的分析”;5. 3. 5 集成计数器的分析举例; 二 - 五 - 十进制计数器 74LS90 的介绍;QC;CPA;CPA; 分析：计数时钟先进入CPA时的计数编码。;QA CPA QD QC QB ;CPA;R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA; 我们只是为正确使用集成计数器74LS90 做好前期准备，;§6. 4 计数器的设计; 电动机运行时要求三个绕组以 A ; (2). 确定触发器的类型。; (4). 根据所选触发器的驱动表，确定各个触发器在状态转换时对控制端的电平要求。; QC QB QA QC QB QA JC KC JB KB JA KA ;(5). 写出各个控制端的逻辑表达式;最后，要对未利用的状态（约束项）进行校验，以确定设计的电路能否自起动。; 例2：某生产工艺流程分九个阶段，如下图所示。假设各阶段的进入都受时钟脉冲的控制，试设计工艺流程的控制电路 ( 图中画红线处表示各项工艺工作的阶段 ) 。;A 加热;A 加热;QA QB QC QD;QA QB QC QD;QA QB QC QD;0101;“使用触发器完成设计任务的步骤”小结;6. 4. 2 利用集成组件设计计数电路;1. 利用 74LS90 设计计数器电路 ;QC;CPA;CPA;CPA;QA CPA QD QC QB ;CPA;CPA;CPA;R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA;例1. 构成8421BCD码六进制计数器。;讨论： 下述接法行不行 ? 错在何处 ?;+5V;两只晶体管轮流导通:;T4 导通;+5V;R 0(1) = QB; 例2. 用两片74LS 90构成 36 进制8421BCD码计数器，;CPA;分析：(2). 如何满足“ 36 进制 ”的要求？;分析：(2). 如何满足“ 36 进制 ”的要求？;分析：(2). 如何满足“ 36 进制 ”的要求？;CPA;CPA;CPA;CPA; 例3. 用74LS 90构成 5421 BCD码的六进制计数器。;承接前页的分析结果：;CPA;2. 利用 74LS163 设计计数器电路 ;74LS 163 管脚分布图;74LS163功能表;清除;清除;清除;清除; 例1. 用一片74LS163构成六进制计数器。; 例1. 用一片74LS163构成六进制计数器。;CPA;T;T;低位片QDQCQBQA ，从 0000 起 ，一直到 1110 ，;T;T;T;例3. 用74LS163构成二十四进制计