试验三原理图设计.pdfVIP

版图设计实践 实验指导书 电子工程学院 版图设计实践实验指导书 实验一 绘制标准逻辑单元版图 实验目的： 了解集成电路版图设计基本原理；熟悉版图设计软件cadence virtuoso 的使 用。 实验内容： 学习集成电路版图设计基础；学习cadence virtuoso 基本操作；绘制完成标 准逻辑单元版图。 实验原理： 集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。通过集 成电路版图设计，将立体的电路系统转变为二维平面图形。利用版图制作掩模板， 就可以由这些图形限定工艺加工过程，最终还原为基于半导体材料的立体结构。 以最基本的MOS 器件为例，工艺生产出的器件应该包含源漏扩散区、栅极 以及金属线等结构层。按照电路设计的要求，在版图中用不同图层分别表示这些 结构层，画好各个图层所需的图形，图形的大小等于工艺生产得到的器件尺寸。 正确摆放各图层图形之间的位置关系，绘制完成的版图基本就是工艺生产出的器 件俯视图。 器件参数如MOS 管的沟道尺寸，由电路设计决定，等于有源区与栅极重叠 部分的尺寸，如图1。其他尺寸由