6时序逻辑电路.pptVIP

第六章 时序逻辑电路;6.1 概述;二、时序电路的一般结构形式与功能描述方法;上述方框可以用三个方程组来描述：;三、时序电路的分类;6.2 时序电路的分析方法;例6.2.1：;6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图;二、状态转换图(重中之重);四、时序图(将状态转换表用时序形式直观体现);例6.2.3: (三方程+表图);（4）列状态转换表： （5）状态转换图;6.3 若干常用的时序逻辑电路;例：用维-阻触发器结构的74HC175;二、移位寄存器（代码在寄存器中左/右移动）;思考:实现并行 串行 ?;数 据 预 置 ;器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能;;;讨论:并行和串行的比较;6.3.2 计数器;同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算规则：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，根据T触发器的特性方程，第i位触发器输入端Ti的逻辑式应为：;4位二进制同步加法计数器电路分析: (三方程+表图);;(5) 状态转换图;4位同步二进制计数器的另一种结构形式 ----------采用时钟控制见P283图6.3.14,令T始终为1,则 ,四个T触发器遇到各自时钟就翻转;实际分频器元器件：74161;和74161类似的元件;②同步二进制减法计数器 原理：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，根据T触发器特性方程，则第i位触发器输入端Ti的逻辑式应为： ;③同步加减计数器（单时钟和双时钟）;a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器） ;;b.双时钟方式 器件实例：双时钟16进制加/减计数器74LS193 ;2. 同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。 [分析方法和二进制计数器类似];从图直观看出,该电路能自启动;器件实例：74 160(同步预置数/异步清0/保持);②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001??然后按二进制减法计数就行了。 ;能自启动;③十进制可逆计数器 基本原理同十六进制可逆计数器一致，不过电路只用到0000~1001的十个状态 实例器件 单时钟：74LS190,74LS168,CC4510 双时钟：74LS192,CC40192 ;二. 异步计数器;②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出借位，使高位翻转,;2、异步十进制加法计数器 ;器件实例：二－五－十进制异步计数器74LS290 ; 74LS290的外引脚图、逻辑符号及逻辑功能;用74LS290基本工作方式（置9有更高优先级）;基本工作方式 ;基本工作方式 ;基本工作方式 ;基本工作方式 ;应用： 构成六进制计数器 ; 应用： 74LS290构成七进制计数器 （需加与非门）; 应用： 74LS290构成七进制计数器(不加与非门);3、异步与同步计数器的比较;三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。;1. MN 原理：计数循环过程中设法跳过N－M个状态。即N进制计数器可构成任意小于N的进制计数器 具体方法：异步置零法 同步置数法 ;例：将十进制的74160接成六进制计数器;例：将十进制的74160接成六进制计数器;改进:用SR锁存器存储,在CLK为高电平期间保持Q’=0,处在一个稳定状态,;置数法 (a)置入0000(进位输出在Q2) (b)置入1001(进位输出就是芯片上的进位输出C);2. MN（两种情况） ①M可分解（M=N1×N2） 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态;例：用74160接成一百进制;例：用两片74160接成一百进制计数器;②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ 计数器(M’ M), 而此计数器可构成任意进制小于M’的计数器 然后再采用置零或置数的方法;例：用74160