数字电子钟逻辑电路 设计.docVIP

? 数字电路课程设计报告 设计课题：数字电子钟逻辑电路设计 班 级：电子科学与技术 姓 名：AAA 同 组：BBB 学 号：111400XXX 指导老师：CCC 设计时间：2016年12月26日~28日 学 院：物理与信息工程学院  PAGE PAGE 1 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。诸如按时自动打铃，时间程序自动控制，定时启闭路灯，定时开关烘箱，通断动力设备，甚至各种定时电气的的自动启用等。这些都是以数字时钟作为时钟源的。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 数字电子钟的电路组成方框图如图3.3.1所示。 图3.3.1 数字电子钟框图 由图3.3.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组 成的秒脉冲发生器；校时电路；六十进制秒、分计数器及24 进制(或12 进制)计时 计数器；以及秒、分、时的译码显示部分等。 目录 TOC \o 1-4 \h \u 28411 一、前言： 1 18127 1.设计目的： 1 21898 2.指标要求： 1 30759 3.设计说明与思路提示： 1 12177 4.设计内容： 3 18557 二、总体方案设计： 4 10609 1.方案比较： 4 2017 2. 方案论证: 5 7001 3.方案选择: 5 31877 三、 单元模块设计： 6 20086 1. 各单元模块功能介绍及电路设计： 6 8287 2. 电路参数的计算及元器件的选择： 10 9239 3.特殊器件的介绍： 10 7961 4.各单元模块的联接： 13 22015 四、系统调试： 14 19001 五、设计总结： 15 12473 1. 设计的小结： 15 18906 2.设计收获体会： 16 21907 3. 对设计的进一步完善提出意见或建议： 17 2665 参考文献： 17 11638 附： 17 PAGE PAGE 1 一、前言： 1.设计目的： 用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟。 2.指标要求： 1．由晶振电路产生1Hz 标准秒信号。 2．秒、分为00—59六十进制计数器。 3．时为00—23二十四进制计数器。 4．周显示从1—日为七进制计数器。 5．可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位 置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6．整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz)，整点时 再鸣叫一次高音(1000Hz)。 3.设计说明与思路提示： 根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 1．秒脉冲发生器 秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲。如晶振为 32768Hz，通过15 次二分频后可获得1Hz的脉冲输出，电路图如图3.3.2 所示。 2．计数译码显示 秒、分、时、日分别为60、60、24 和7 进制状态表计数器。秒、分均为六十进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进计 数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4 时清零，就为二十四进制了。 图3.3.2 秒脉冲发生器 周为七进制数，按人们一般的概念一周的显示为星期“日、1、2、3、4、5、6”，所以我们设计这七进制计数器，应根据译码显示器的状态表来进行，如表3.3.1 所示。 表3.3