数字电子技术第三章逻辑门电路.pptVIP

（2）解决方案： a 拉电流负载能力问题。用T3、T4构成射极跟随器。 b 开关速度问题。用肖特基管，增加T6。 c 输入保护问题。增加输入二级管。 3.2 TTL逻辑门电路 6、 输入端通过电阻R接地的情况 R Vi 输入端 “1”,“0”？ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? 3.2 TTL逻辑门电路 1）R较小时 R较小时，ViVT 相当输入低电平，所以输出为高电平。 R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? 2）R增大 R??Vi??Vi?VT时（Vb1=2.1V），输入变高，输出变低电平。 R临界=1.45K? R Vi +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? 1. TTL悬空的输入端, 相当于接高电平。 2. 为了防止干扰，可将悬空的输入端”与” 逻辑接高电平,”或”逻辑逻辑接低电平。 1、集电极开路的与非门（OC门） 集电极悬空 无T3,T4 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C ? ? ? ? T3 T4 3.3 其它类型的TTL门电路