数字电子钟(华电).docVIP

课程设计(综合实验)报告 ( 2011-- 2012年度第一学期) 名 称：电子综合实验 题 目：数字电子钟（仿真） 院 系：电气与电子工程学院 班 级： 学 号： 学生姓名： 指导教师：李月乔 设计周数： 一周 成 绩： 日期：2012年 1月 15 日 设计任务与要求： 设计一个能直接显示时，分，秒，并且有校时功能的数字电子钟。小时采用24进制。 设计24h整点报时控制电路，要求每整点发出一声响报时；要求在6:00~22:00之间每整点报时一次，23:00~5:00之间整点不报时。 设计任意几点几分均可响铃的闹钟控制电路。铃响1min，可提前终止。 更具规定的作息时间表，见表1，设计自动铃响控制电路。 起床 6:50 上午上班 8:00 午饭 11:45 下午上班 13:30 下班 17:30 表1：作息时间表 表1：作息时间表 二．总体方案设计 数字式电子钟的基本功能是能够实现时、分、秒得正确计时，计时单位为1s。因此，一个简单的数字式电子钟，首先必须有计时显示电路和秒表脉冲产生电路。其次，当刚接通电源或时钟走时出现误差时，需要进行时间校准，否则就不能正确表示当前时间。因此，数字式电子钟应具有校时电路。另外，若要求数字电子钟能够自动整点报时或按要求时间闹铃，还应具有整点报时和闹铃控制的电路。若还需要其他功能，相应的还要有一些控制 电路。综上所述，数字式电子钟应由三大部分组成：即计时显示电路、秒表脉冲产生电路和控制电路。在软件设计中秒脉冲产生电路可以省略，用时钟信号源代替。其结构框图如图所示： 显示 显示 译码 时计数 显示 译码 分计数 显示 译码 秒计数 秒脉冲 校时 控制 整点报时控制 闹钟 控制 控制电路 课程设计（综合实验）报告要求 目的与要求：根据设计任务与要求进行填写。 正文：简单叙述设计过程（包括原理、方案）；花完整电路原理图，并简述各部分的功能。 总结与结论：写出设计和调试过程中出现的问题及解决方法；简述心得体会。 二：实验正文 各部分功能及其实现方案： 时分秒计时器 首先由于显示器是逢十进一，因此可以选择十进制计数器的芯片74LS160。 （1）时计时器部分，即二十四进制计数器：24进制计数器是由两个10进制计数器74LS160级联组成，然后利用异步清零的方法实现。 二十四进制采用了异步清零作用，因为异步清零的时间很短，所以是时间控制为0到23。 状态图 状态图 0000 0000 0000 0001 0000 0010 0000 0011 0000 0111 0000 0110 0000 0101 0000 0100 0000 1000 0000 1001 0001 0000 0001 0001 0001 0101 0001 0100 0001 0011 0001 0010 0001 0110 0001 0111 0001 1000 0001 1001 0010 0011 0010 0010 0010 0001 0010 0000 清零信号表达式: 。电路实现如图1： 图1 （2）分、秒计时器部分，即六十进制计数器：60进制计数器是由两个10进制计数器：74LS160级联组成，然后利用异步清零的方法实现。同样的可以列出其真值表和状态图，由于篇幅省略真值表和状态图。最后得到清零信号的表达式为：。所以电路图如图2： 图2 原理说明：此电路连接部分实现了以上分、秒、时计数电路的连接。在59分或者59秒时，，将有RCO产生一个高电平，RCO为下一位的时钟信号，当到下一秒或分时，将有一个下降沿，使得下一位加1。秒和分之间，分与时之间的进位是通过输出信号的逻辑电路实现的。 2.译码显示部分：本实验采用的显示器的型号是DCD_HEX，该显示器不需要外加译码器，可以直接接入74LS160芯片的四个输出信号，当74LS160的输出信号为0000到1001时，改显示器分别显示为0~9。.当然，我们也可以按参考文献 【1】中的方法，先把74LS160输出信号经过译码器74X48，再与显示器连接（相应的显示器的型号可选为SEVEN_SEG_COM_K）,可以实现相同的功能。具体连接方式如图3：其中四个角分别连输出信号。 图3 3.校时部分：按照任务书的要求，需可以对电子钟的时和分进行校时。当开关拨向校时档时，电子钟暂停工作。通过时，分校时开关分别对时，分进行校对，开关每按一次，与开关对应的时或分计数器加1，当调至需要的时与分时，开启运行开关，电子钟从设置的时间开始往后计时。具体电路实现如图4： 图4 当时间显示不准确时，脱离正常计数的组合电路，