电压上电延时的影响及电容的分析_0828 Update.pptVIP

 MOSFET 对电压上电延时 的影响及电容的分析  SE: Team 2012-08-28 1 . 上电速度过快，后级的滤波电容容值过大，根据电容上的电流是电压的微分(导数) I=C×dV/dt，V 变化快，将产生很大上电电流, 芯片受到大电流冲击易损坏。 2. 上电速度过慢，两MOSFET同时打开的可能性增大， 同样会产生较大的上电电流，而将MOSFET击穿。(见下一页的波形示意） 上电过缓，Mosfet相应的门极的ramp up 过慢，会导致两管同时导通，这样相当于将接两管同时接通到地，VVDS从而将管子击穿。 N个MOSFET并联使用时，漏源极之间的等效导通电阻 为单个MOSFET的1/N，即MOSFET并联使用有利于减 小MOSFET上的功耗。RDS(ON)具有正温度系数，不仅利于均流，且可有效的 保护MOSFET。 MOSFET尺寸越大，RDS(ON)越小。 Case Link Odin One-Wire-Bus failure issue 1. 在One_ Wire _Bus 低温0℃测试过程中，用LTC2978 Dongle GUI 发现+1.8V异常。 2. 以下是+1.8V 和+1.8V_B 的转换关系，+1.8V经由两个MOSFET 并联再转换到+1.8V_B. IRF7831 MOSFET 的栅极总电荷为Qg=40nC(纳库伦), Rds(on)=36m Ohm. R16735=10K(最原始值） tiny voltage drop on VP1P8 when VP1P8_B ramp up done （+1.8V_B 爬升开始，+1.8V 有有一个微小的跌落） 3. 改变R16735 栅极电阻，最后将R16735增大为100K， 问题得到解决。（Horizon Scale=2ms)从图中可以看出，增大栅极电阻之后，相当于减缓VP1P8B_CNTRL_EN信号上升，于是+1.8V_B （紫色波形）ramp up 爬升速度变缓了。增大R16735=100K 后，+1.8V_B上升时间减缓至1ms,+1.8V输出正常。 ☆ MOSFET响应速度反比于Cin与栅极串联电阻的乘积。 即： Respond Rate= 1/ Cin*Rg ?? 在MOSFET的选型中，Ciss和Crss往往不能直接反映Cin的容值。 ?? 最简单方法： 利用另一个参数---Qg（栅极电荷）。 Qg与Cin关系： Qg = Cin × VGS 1. VGS一定时，Qg与Cin成正比，为减小栅极驱动 电流，应选择Qg小的MOSFET。 2. 在多个MOSFET并联时需注意，并联虽有利于 功耗的降低，但也会增大等效寄生电容， 使响应速度降低。 一般来讲：不是很推荐在driver 后面的栅极上（PWM） 加串联电阻。 此举也是为了减小窜扰。（根源还是 driver 的PWM 与MOSFET的开关速度不匹配导致） ※在 Odin 的one-wire-bus 的 case 中，通过增大 VP1P8_CTRL_EN的上拉电阻，实质上与MOSFET的栅极 输入电容构成了一个积分电路。 我们知道：积分电路具有延时和消除尖峰脉冲的功