PCB生产偏差之层偏的产生及其影响.PDFVIP

全球最大的高速PCB 设计中心 每周原创技术文章，互动交流月月有奖 设计、生产一站式硬件创新平台 最新文章：/cn/TechnicalArticle/ PCB 生产偏差之“层偏”的产生及其影响 去年我们陶醉在技术的海洋中无法自拔，导致部分读者表示太高大上、看不懂。新年伊始，我们来点接地 气的，讨论讨论PCB生产环节对信号质量、产品性能的影响。任何硬件产品设计好了，都得生产。但是， 凡是生产，必有偏差。线路板生产会造成哪些偏差？偏差量有多大？产品性能是否能够接受这个偏差？这 许多的问题，在2018 年将为大家一一介绍。 今天讲讲生产造成的诸多偏差中的一项：“层偏”。层偏是指：在不同的芯板在相互叠合生产中，芯板（core ） 与芯板（core ）之间发生错位现象。 PCB板是用一层core、一层PP压合而成的，PP是半固态的，就好比在纸的上下面都涂上胶水，然后一张 一张地摞起来，不可能100%都对齐，而且胶水是具有流动性，摞完再一压，纸张之间还会滑动。摞得越 厚，整体层偏就越大，效果如下图所示 你以为的效果： 实际出来的效果： 图1. 理想 vs.现实 再来看看实际PCB 的情况，比如在GSSG 叠层（GND layer- Signal layer- Signal layer- GND layer ） 中布线，设计效果、实际产品效果如下图所示： 全球最大的高速PCB 设计中心 每周原创技术文章，互动交流月月有奖 设计、生产一站式硬件创新平台 最新文章：/cn/TechnicalArticle/ 图2. 设计 vs.产品 我们研究层偏，目的在于研究层偏对信号的恶化影响。下面以一个非常典型的案例讲解层偏的影响。 1、层偏对阻抗的影响 trace在板上常常需要穿过密集的过孔区域，比如BGA区域、连接器区域，此时trace离过孔的距离就受到 限制，不是你想远离就能远离的，我们常说此处的布线通道有限。 我们设计时在阻抗表里，对各种不同线宽、线距的trace ，都会注明其允许阻抗波动的范围，比如 100ohm+/-10%或者95ohm+/-8% ，假设设计阻抗为100ohm 的trace 由于压合后材料的Dk 偏小， 导致trace 的实测阻抗为105ohm ，但是按照设计要求，105ohm 的阻抗没有超过100ohm+/-10% ， 满足工厂的交付质量。 在上面这个105ohm 阻抗的前提下，trace 又在过孔旁边穿过，假设我们在设计阶段将其layout 成下图 所示的原始设计。我们知道生产加工环节会发生层偏，可能往左偏，也有可能往右偏（不是我们希望的）， 完全是随机的。设计阶段要从worse 的角度去考虑产品性能，下面只分析向右层偏的情况。 全球最大的高速PCB 设计中心 每周原创技术文章，互动交流月月有奖 设计、生产一站式硬件创新平台 最新文章：/cn/TechnicalArticle/ 图3.层偏图 从上面这张图可以看到，向右层偏导致走线进入过孔反焊盘的区域，走线有一部分没有参考层。相信大家 一眼就能看出：阻抗有问题。没错！进入反焊盘区域阻抗会向上波动，如下图所示： 图4. 层偏造成Trace 阻抗波动 全球最大的高速PCB 设计中心 每周原创技术文章，互动交流月月有奖 设计、生产一站式硬件创新平台 最新文章：/cn/TechnicalArticle/ 原始设计的阻抗在106ohm ，如果发生5mil层偏，进入过孔反焊盘区域的走线阻抗向上波动到108ohm。 假如在密集过孔区域（比如BGA ），trace往往要穿过几排过孔才能出来，这会使得trace阻抗频繁波动， 类似于：106~108~106~108~106。你的系统是否能容忍频繁的2ohm的阻抗波动？如果你的走线阻抗 做出来已经是上限110ohm了(即100 ohm +10%) ，在110ohm的基础上再加2ohm ，是否还能容忍？ 是否会影响产品的良率？……事后去担心这种种问题，不如在设计阶段就想办法规避掉。 2、层偏对串扰的影响 层偏除