第三章 单片机并行口C语言程序设计.ppt

3.1 80C51的并行口结构与应用 3.1.1 P0口、P2口的结构 1、P0口作通用的I/O口使用。 这时，CPU发来的“控制”信号为低电平，上拉场效应管截止，多路转接开关MUX打向下边，与D锁存器的Q端接通。 （1） P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。 （2） P0作输入口使用 区分“读引脚”和“读锁存器”。 CPU在执行“读—修改—写”类输入指令时，内部产生的“读锁存器”操作信号，使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P0的口锁存器并出现在引脚（如：ANL? P0，A） ??????? CPU在执行“MOV”类输入指令时，内部产生的操作信号是“读引脚” （如：MOV? A，P0） 。在执行该类输入指令前要先把锁存器写入“1”。所以，P0口在作为通用I/O口时，属于准双向口。  2、P0口传送地址或数据时 CPU发出控制信号为高电平，打开上面的与门，使多路转接开关MUX打向上边，使内部地址/数据线与下面的场效应管处于反相接通状态。此时输出驱动电路由于上下两个FE