工学可编程逻辑器件.pptxVIP

第八章 可编程逻辑器件8.1 概述 8.2 现场可编程逻辑阵列（FPLA）8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL）8.5 可擦除的可编程逻辑器件（EPLD）8.6 现场可编程门阵列（FPGA）8.7 PLD的编程8.8 在系统可编程逻辑器件（ISP－PLD）教学学时：6教学内容与重点： 本章的重点在于介绍PLD的特点、原理和应用。重点内容有FPLA、PAL、GAL、EPLD、FPGA等各种PLD器件的结构特点、工作原理和使用方法，并介绍编程方法。教学目的： 让学生了解各种PLD器件的结构特点、使用方法。学会用PLD器件设计数字电路。数字集成电路可编程逻辑器件8.1 概述图8.1.1 PLD电路中门电路的惯用画法（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器8.2 现场可编程逻辑阵列（FPLA） 任何一个逻辑函数都可以写成与或表达式的形式。所以FPLA由可编程的与阵列和或阵列以及输出缓冲电路构成。如图8.2.11.FPLA基本结构图8.2.1 FPLA的基本电路结构 FPLA的规格用输入变量数、与阵列输出端数和或阵列输出端数的乘积来表示。具有熔丝和叠栅注入式MOS两种编程单元。如： 82S100是一个双极型熔丝编程单元，其规格为16×48×8为了控制输出的极性，还经常采用带可编程异或的输出结构，如图8.2.2.XOR=1，倒相XOR=0，不倒相图8.2.2 FPLA的异或输出结构2.时序逻辑型FPLA基本结构可编程模式MPR/OE功能00输出选通01输出选通触发器清010输出选通11输出禁止图8.2.3时序逻辑型 FPLA的电路结构8.3可编程阵列逻辑（PAL） PAL是70年代后期开始推出的一种PLD器件，采用双极型工艺，熔丝编程。 8.3.1 PAL器件的基本电路结构图8.3.1 PAL器件的基本电路结构(8.3.1)图8.3.2编程后的PAL电路8.3.2 PLA的几种输出电路结构和反馈形式一、专用输出结构这种专用输出结构只能用来编程产生组合逻辑电路。常用器件有：PAL10H8,PAL14H4PAL10L8,PAL14L4PAL16C1,图8.3.3具有互补输出的专用输出结构二、可编程输入输出结构高阻输出时，I/O可做输入端使用例如PAL16L8、PAL20L10等图8.3.4 PAL的可编程输入/输出结构图8.3.5带有异或门的可编程 输入/输出结构三、寄存器输出结构图8.3.6 PAL的寄存器输出结构 利用寄存器输出结构PAL芯片，可以方便的构成各种时序电路。常用芯片有PAL16R4、PAL16R6、PAL16R8等。四、异或输出结构I1Q1I1图8.3.7 PAL的异或输出结构常用芯片有PAL20×4、PAL20×8、PAL20×10等。五、运算选通反馈结构图8.3.8 PAL的运算选通反馈结构图8.3.9产生16种算术、逻辑运算的编程情况 当采用PAL16R4时，触发器的输出和表8.3.2中Y信号反相，转换后得到表8.3.3.化简后得到状态方程组为图8.3.11例 8.3.2输出状态的卡诺图因此得到D触发器的驱动方程(8.3.4)输出方程(8.3.5)编程后的PAL16R4如图8.3.12图8.3.12例 8.3.2中编程后的PAL16R4的逻辑图8.4通用阵列逻辑（GAL） 为了克服PAL器件存在的缺点LATTICE公司于1985年首先推出了另一种新型的可编程逻辑器件——通用阵列逻辑GAL。特点: ●采用电可擦除的CMOS（E2CMOS）制作. ● 输出端设置了可编程的输出逻辑宏单元OLMC（系 Output Logic Macro Cell的缩写）。通过编程对OLMC编程，实现各种输出电路工作模式，从而增强了器件的通用性。8.4.1 GAL电路结构（以GAL16V8为例）1. 基本结构●32×64位可编程与阵列● 8个OLMC逻辑宏单元●10个输入缓冲器●8个三态输出缓冲器●8个反馈/输入缓冲器●组成或阵列的8个或门包括在8个OLMC中图8.4.1 GAL16V8的电路结构图图8.4.2由3个编程单元构成的与门2.编程单元●每个与阵列的编程交叉点上，都是E2MOS编程单元。如图移位脉冲（对应64个与项）编程数据输入32行与阵列，每行对应64位编程点电子标签，存放各种编程信息，如器件编号、编程日期、电路名称、编程次数等设定OLMC的工作模式和64个乘积项的禁止加密编程后，不能读出验证和进一步编程编程后，整体擦除图8.4.3 GAL16V8编程单元的地址映像根据ACO、AC1(n)的状态决定与逻辑阵列的第一乘积项是否作为或门的输入。用来选择三态的控制方式，如表8.4