PSoCCreator序列逐次逼近ADCSARSeq特性.pdfVIP

PSoC® Creator™组件数据手册 序列逐次逼近ADC （ADC_SAR_Seq） 1.0 特性  支持PSoC 5LP 器件  可选分辨率（8、10 或12 位）和采样率 （高达1 Msps）  自动扫描多达64 个单端或32 个差分通道 注意：输入通道的实际最大数量取决于特定PSoC 器件和封装中可 路由模拟GPIO 的数量。 概述 通过序列SAR ADC 组件，用户能够在PSoC 5LP 上轻易配置和使用不同操作模式的SAR ADC。 它提供原理图级别和固件级别的支持，可在 PSoC Creator 的设计和工程中方便的使用序列 SAR ADC。用户可以配置多个模拟通道被自动扫描，其扫描结果被保存在单独的SRAM 位置。 使用ADC_SAR_Seq 的情况 在采样率高的系统 （必须采样多个通道）中，最常使用的组件是序列SAR ADC。使用硬件来完成 整个序列，这样能够降低高速率系统的CPU 负载。该组件以ADC 硬件所支持的最快速度对各个 通道进行排序，以使可能的采样率最大。 赛普拉斯半导体公司 • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Document Number: 001-88885 Rev. *A 修订日期：September 12, 2016 输入/输出接口 本节介绍 ADC_SAR_Seq 的输入和输出接口。I/O 列表中的星号(*)表示，在 I/O 说明部分中所列 出的特定条件下，该I/O 可能不可见。 图1. 单端输入的ADC_SAR_Seq 图2. 差分输入的ADC_SAR_Seq （每对中，高的输入作为正向输入，低的作为负向输入） +输入— 模拟 此输入是 ADC_SAR_Seq 的正向模拟信号输入。转换结果是一个+输入信号减去电压参考的函数 。电压参考是–输入信号或VSSA。在差分配置中，即为每个通道的高输入。 –输入— 模拟* 显示时，此可选输入是 ADC_SAR_Seq 的负向模拟信号（或参考）输入。转换结果取决于+输入 减去–输入。在将Input Range （输入范围）参数设置为差分模式之一时可看到此引脚。 页2/ 19 Document Number: 001-88885 Rev. *A ADC_SAR_Seq PSoC® Creator™组件数据手册 vdac_ref — 输入* VDAC 参考（vdac_ref）是可选引脚。只有将输入范围设置为 Vssa 至 VDAC*2 （单端模式）或 0.0 +/- VDAC （差分模式）时，此引脚才可见。 注意：只能将此引脚连接到VDAC 组件输出。请勿将其连接到任何其他信号。 soc — 输入* 开始转换 （soc）是可选引脚。仅在 Triggered （触发）采样模式中才可见到此引脚。该输入的上 升沿将启动所有通道进行扫描。此信号必须同ADC_SAR_Seq 时钟同步。将Sample Mode （采 样模式）参数设置为Free Running （持续运行）时，此引脚不可见。 注意：如果此输入被连接到一个恒定的逻辑高电平，则组件的运行情况与持续运行模式中的相同 ，只是不能调用StartConvert() API。 aclk — 输入* 如果Clock Source （时钟源）参数设置为External （外部），则显示该引脚。该时钟确定了作为 转换方法和分辨率函数的转换速率。 eoc — 输出 此信号的上升沿表示已经完成了所有通道的扫描过程，并且扫描结果被传输到 SRAM 阵列。即使 您也可以连接一个备用的