带JESD204B接口的高性能、3.2GHz14路输出抖动衰减器.PDF

带 JESD204B 接口的高性能、 3.2 GHz 、14 路输出抖动衰减器 数据手册 HMC7044 产品特性 应用 超低 rms 抖动：典型值：44 fs （12 kHz 至 20 MHz ，2457.6 MHz ） JESD204B 时钟产生 噪底：−156 dBc/Hz (2457.6 MHz) 蜂窝基础设施（多载波 GSM 、LTE、W-CDMA ） 低相位噪声：−141.7 dBc/Hz （800 kHz 时，983.04 MHz 输出） 数据转换器时钟 PLL2 最多提供 14 路 LVDS、LVPECL 或 CML 型器件时钟(DCLK) 微波基带卡 CLKOUTx/CLKOUTx和SCLKOUTx/SCLKOUTx频率最大值 相控阵参考分配 为 3200 MHz 概述 JESD204B 兼容系统参考(SYSREF)脉冲 1 HMC7044 是一款高性能双环路整数 N 分频抖动衰减器， 25 ps 模拟延迟和 /2 VCO 周期数字延迟，14 个时钟输出通道 各自都能对延迟进行编程 能够选择参考并生成超低相位噪声的频率，支持配有并行 相位噪声与功耗的关系可通过 SPI 编程 或串行（JESD204B 型）接口的高速数据转换器。HMC7044 SYSREF 有效中断可简化 JESD204B 同步 具有两个可通过 SPI 选择的整数模式 PLL 和交叠的片内 窄带、双核 VCO VCO ，调谐范围分别达2.5 GHz 和 3 GHz。该器件旨在满 最多 2 个缓冲压控振荡器(VCXO)输出 足 GSM 和 LTE 基站设计的要求，并通过多种时钟管理和 LVDS 、LVPECL、CMOS 和 CML 模式下最多 4 个输入时钟 分配特性来简化基带和无线电卡时钟树的设计。HMC7044 频率保持模式可保持输出频率 提供 14 路低噪声且可配置的输出，可以灵活