数字系统设计与VHDL7_VHDL设计进阶.pptVIP

第7章 VHDL设计进阶 7.1 行为描述 7.2 数据流描述 7.3 结构描述 7.4 三态逻辑设计 7.5 RAM存储器设计 7.6 分频器设计 7.7 数字跑表 7.8 音乐演奏电路 VHDL允许设计者用三种方式来对逻辑电路描述和建模 行为（Behavioural）描述； 数据流（Data Flow）描述或寄存器传输级（RTL）描述； 结构（Structural）描述。 所谓行为描述，就是对设计实体的数学模型的描述，其抽象程度远高于结构描述方式。行为描述类似于高级编程语言，当描述一个设计实体的行为时，无须知道具体电路的结构，只需要描述清楚输入与输出信号的行为，而无须花费精力关注设计结构的具体实现。 【例7.1】 行为描述方式实现的1位全加器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY full_adda IS PORT(a,b,cin: IN STD_LOGIC; cout,sum: OUT STD_LOGIC); END full_adda; ARCHITECTURE behav OF full_adda IS SIGNAL temp : STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN temp =(0a)+b+cin; sum =temp(0); cout =temp(1); END behav; 【例7.2】 行为描述方式实现的2选1数据选择器 ENTITY mux21a IS PORT(a,b,sel: IN BIT; y : OUT BIT); END ENTITY mux21a; ARCHITECTURE behav OF mux21a IS BEGIN PROCESS(a,b,sel) BEGIN IF sel=0 THEN y=a; ELSE y=b; END IF; END PROCESS; END ARCHITECTURE behav; 采用行为描述方式时应注意下面几点 用行为描述方式设计电路，可以降低设计难度。行为描述只需表示输入与输出之间的关系，不需要包含任何结构方面的信息。 设计者只需写出源程序，而电路的实现由EDA软件自动完成，实现电路的优化程度，往往取决于综合软件的技术水平和器件的支持能力。 在电路的规模较大或者需要描述复杂的逻辑关系时，应首先考虑用行为描述方式进行设计，如果设计的结果不能满足资源占有率的要求，则应改变描述方式。 7.2 数据流描述 【例7.4】 数据流描述的1位全加器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY full_addb IS PORT(a,b,cin: IN STD_LOGIC; sum,cout: OUT STD_LOGIC); END full_addb; ARCHITECTURE dataflow OF full_addb IS BEGIN sum = a XOR b XOR cin; cout=(a AND b) OR (b AND cin) OR (a AND cin); END dataflow; 【例7.5】 数据流描述的2选1数据选择器 ENTITY mux21c IS PORT(a,b,sel : IN BIT; y : OUT BIT); END ENTITY mux21c; ARCHITECTURE dataflow OF mux21c IS SIGNAL a1,a2 : BIT; BEGIN a1 = a AND (NOT Sel); a2 = b AND sel; y = a1 OR a2; END ARCHITECTURE dataflow; 7.3 结 构 描 述 所谓结构描述方式，就是指在设计中，通过调用库中的元件或是已设计好的模块来完成设计实体功能的描述。在结构体中，描述只表示元件（或模块）和元件（或模块）之间的互连，就像网表一样。当调用库中不存在的元件时，则必须首先进行元件的创建，然后将其放在工作库中，这样才可以调用。 【例7.6】 半加器的VHDL描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY half_add IS PORT(a,b: IN STD_LOGIC; co,so: OUT STD_LOGIC); END ENTITY half_add; ARCHITECTURE one OF half_add is BEGIN so = a