模拟IC模块设计说明.pptVIP

8、过温保护电路的设计 125℃对应的Q1的BE结导通电压为0.45V 85℃对应的Q1的BE结导通电压为0.53V 0.45V 0.53V VBQ1= I1 ( R1+R2) = 0. 53V VBQ1= I1 ( R1+R2//RQ2 ) = 0.45V 高温: Q1通、Q2止， 低温: Q1止、Q2通， 0.45V 0.53V * 浙大微电子 */34 8、过温保护电路的设计(II) * 浙大微电子 */34 9、欠压保护电路的设计（4.7-5.7V） 当电路初启时，Vc增大，当Vc =5.7V时，Va大于基准电压，使比较器C2 输出低电平。Vb也大于基准电压，使比较器C1 输出高电平。经RS触发器等逻辑电路后输出高电平。电路进入正常工作状态。 当Vc低于设定下限4.7V时，Vb小于基准电压。Va也小于基准电压，那么C2输出为高电平，C1输出为低电平。这时，RS触发器等逻辑电路输出低电平，关断内部供电电路以及输出电路，起到欠压保护作用。 * 浙大微电子 电路一旦进入正常工作状态，将应该允许工作电压有一个适当的波动范围4.7-5.7V. */34 Vr 求各电阻及Vr的设计值 列方程： 5.7 R3 / (R1+R2+R3) Vr （1） 4.7（R2+R3）/ (R1+R2+R3) Vr （2） 即4.7（R2+R3）/ (R1+R2+R3) Vr 5.7 R3 / (R1+R2+R3) （3） 亦即 4.7（R2+R3） 5.7 R3 得 4.7R2 R3 （ 或 R3 4.7R2） （4） 若令： R2 = R1= 1K, R3 = 5K, 则（3）式变为：（4.7 * 6）/ 7 Vr （5.7 * 5）/ 7 即 4.03 Vr 4.07（V），取Vr = 4.05V * 浙大微电子 */34 产品设计时的实际考虑 考虑到Vr的精度控制难度及会带来的稳定性问题，设计应留有充分的裕量。尝试着将R3取大。 Vr不可能取Vc及以上； 考虑到Vc可以工作在4.7V+，所以Vr应在4.7 V以下。 令R1=R2=1K, R3=10K, 则（3）式变为 （4.7 * 11）/ 12 Vr （5.7 * 10）/ 12 即：4.3 Vr 4.75（V）， 取Vr = 4.5V * 浙大微电子 */34 作业布置 FSK功能模块设计实现： 输入一个564KHz的方波作为键控信号， 当键控信号为1时，模块产生并输出4.5MHz左右的信号(*8) 当键控信号为0时，模块产生并输出3.9MHz左右的信号(*7) 用模拟电路的方法实现（MOS管级，不是模块级） 2.电路图设计（手工绘制，用Schametic Editing 输入电脑） 3.仿真验证（Spectre） 4.全定制版图设计（Layout Editing） 用数字电路的方法实现 5.HDL代码编写(手工编写，用文本编辑器输入电脑)及仿真 6.逻辑综合(时序是否满足，上升下降延时情况。Modelsim) 7.自动布局布线的版图设计（Astro） * 浙大微电子 */34 Thanks ！ * 浙大微电子 */34 知识回顾Knowledge Review 浙大微电子 浙大微电子 浙大微电子 模拟IC及其模块设计浙大微电子学院·微纳电子研究所 韩雁 2017 年5月 第三讲 内容 IC制造工艺及模拟IC工艺流程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计 * 浙大微电子 */34 内容 IC制造工艺及模拟IC工艺流程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计 * 浙大微电子 */34 1、IC制造工艺及模拟IC工艺流程 IC制造工艺 数字IC电路（ CMOS工艺） 模拟IC电路（Bipolar工艺、CMOS工艺） 数模混合信号IC电路（ CMOS、BiCMOS工艺） 功率IC电路（ BCD工艺，SOI工艺） ASIC制造常用工艺（um） 标准CMOS工艺 (0.5, 0.35, 0.18, 0.13, 65nm) * 浙大微电子 */34 Bipolar / CMOS / DMOS / SOI 工艺 CMOS DMOS SOI