微机原理和接口技术周荷琴第版.ppt

回顾与补充;;8086的指令执行过程;(1) 执行部件（EU）;(2) 总线接口部件（BIU）;通用寄存器;指针寄存器 ;变址寄存器 ;控制寄存器 ;段寄存器 ;处理器状态字PSW;PSW续;8086的总线周期的概念;典型的8086总线周期序列;2.1.1 8086的两种组态模式;2.1 8086的引脚信号和总线形成;8086的引脚图;2.1.1 8086的两种组态模式（续）;2.1.2 最小组态的引脚信号;1. 数据和地址引脚;1. 数据和地址引脚（续1）;1. 数据和地址引脚（续2）;1. 数据和地址引脚（续3）;1. 数据和地址引脚（续3）;1. 数据和地址引脚（续3）;数据和地址引脚;1. 数??和地址引脚;INTR 中断响应信号，输入，高电平有效。 触发方式：电平或边沿触发 外设请求中断 INTR=1，则 IF=0 CPU不响应 IF=1 CPU执行完当前指令响应中断。;2. 读写控制引脚;2. 读写控制引脚;其它引脚;复位、时钟引脚信号;其它引脚（续3）;最小模式引脚信号;最小模式引脚信号;最小模式引脚信号;最小模式引脚信号;最小模式引脚信号;4. 总线请求和响应引脚;4. 总线请求和响应引脚（续1）;最小模式引脚信号;最小模式引脚信号; 8284A和8086的连接;最大模式;最大模式;最大模式;最大模式;;;三、 8088的引脚与8086的不同之处;8086的操作和时序;系统的复位和启动操作;复位操作的时序。;总线读操作;写操作时序;补充：三态门和D触发器;三态缓冲器（三态门）;74LS244;双向三态缓冲器;Intel 8286;74LS245;D触发器;74LS273;三态缓冲锁存器（三态锁存器）;Intel 8282;74LS373;2.1.3 最小模式的总线形成;（1） 20位地址总线的形成;（2） 8位数据总线的形成;（3） 系统控制信号的形成;2.1.4 最大组态的引脚定义;2.1.5 最大组态的总线形成;2.2 8086的总线时序;2.2 8086的总线时序（续1）;2.2 8086的总线时序（续2）;2.2 8086的总线时序（续3）;2.2 8086的总线时序（续4）;2.2.1 最小组态的总线时序;存储器写总线周期;I/O写总线周期;存储器读总线周期;I/O读总线周期;插入等待状态Tw;2.2.2 最大组态的写总线时序;2.2.2 最大组态的读总线时序;2.3操作模式 ;实模式 ;保护模式 ;虚拟8086模式 ;各种模式的转换 ;2.4存储管理 ;2.4.1实模式下的段式管理 ;逻辑地址=段基址：偏移地址 物理地址=段基址× 16 +偏移地址;;2.4.2保护模式下的段页式管理 ;线性地址到物理地址 ;逻辑地址到线性地址 ;第2章教学要求;什么是分时复用？;基本控制信号的组合方法;最小组态总线形成(Intel产品手册推荐电路);S2*、S1*、S0*的编码意义;总线周期;各种周期的动态演示;存储器读[20002H]＝35H;等待状态;等待状态Tw的插入