第一章EDA技术概述(2009).pptVIP

EDA 技术 本课程教学安排 学时：48学时 一、理论教学部分（24学时） 教学内容：（1—6周） 第一章、EDA概述 第二章、PLD可编程逻辑器件 第三章、硬件描述语言（VHDL） 第四章、常用EDA开发软件 第五章、EDA实验开发平台 第六章、电子系统EDA设计应用实例 二、实验教学部分（24学时） 掌握 EDA开发系统 MAX+PLUS II； 从简单入门到比较复杂电子系统设计； 培养EDA设计电路系统的实际动手能力。 分6次共24学时。 实验一：一位全加器设计; 实验二：0-999计数器及七段译码器设计； 实验三：扫描显示电路设计； 实验四：数字频率计设计及实现； 本课程教材及相关参考资料 EDA技术的相关网址： www.A 考核方式与答疑 成绩： 平时(10)+实验(30)+考试(60) 答疑（暂定）： 时间： 每堂课后15分钟 地点：上课地点 第1章 EDA技术概述 1.1 EDA技术及发展 1.2 EDA设计流程 1.3 硬件描述语言HDL 1.4 可编程逻辑器件 1.5 常用EDA工具 一、传统设计：自下而上（Bottom - up) 传统设计过程 确定全加器的功能要求 按功能要求列出真值表 按真值表列出布尔方程式 对布尔方程式进行化简（例如卡诺图） 按化简后的逻辑关系连出电路图 对其进行校验和仿真 实现设计 全加器的功能要求 输入变量为：A,B 及CI 输出变量为：SUM,CO 按功能要求列出真值表 化简后的布尔方程式 CO=XY+XCI+YCI SUM=X⊕Y⊕CI 基本的门电路实现 四位加法器的构成原理 EDA设计过程 EDA仿真结果 EDA开发工具分为： 集成开发软件：编辑软件 适配软件 下载软件 特定功能软件：综合软件 仿真软件 Altera 公司： QuartusⅡ、MaxplusⅡ系列 Xilinx 公司： ISE、Foundation系列 Lattice公司：ispDesignEXPERT 系列 集成开发软件（由器件厂商提供） 综合类： Synplicity公司的Synplify/Synplify Pro Synopsys公司的FPGAexpress、FPGA compilerⅡ Mentor公司的 LeonardoSpectrum 仿真类： Model Tech公司的Modelsim Aldec 公司的 Active HDL Cadence公司的NC-Verilog、NC-VHDL、NC-SIM 特定功能软件（专业软件商） 四、实验开发系统 一、设计输入子模块 用图形编辑器、文本编辑器作设计描述， 完成语义正确性、语法规则的检查。 二、设计数据库子模块 系统的库单元、用户的设计描述、中间 设计结果。 三、分析验证子模块 各个层次的模拟验证、设计规则的检查、 故障诊断。 §1.4 EDA软件系统的构成 四、综合仿真子模块 实现从高层抽象描述向低层次描述的自 动转换，及各个层次的仿真验证。 五、布局布线子模块 完成由逻辑设计到物理实现的映射。 RTL 综合 例：一位全加器的电路网表 E1，XOR，（X，Y），S1 E2，XOR，（Cin，S1），Sum E3，AND，（X，Y），S2 E4，AND，（S1，Cin），S3 E5，OR，（S2，S3），Cout ≥1 =1 =1 E2 E1 E4 E3 E5 SUM COUT S1 S3 S2 CIN X Y 编译器和综合功能比较 C、ASM... 程序 CPU指令/数据代码： 010010 100010 1100 软件程序编译器 COMPILER VHDL/VERILOG. 程序 硬件描述语言 综合器 SYNTHESIZER 为ASIC设计提供的 电路网表文件 （a）软件语言设计目标流程 （b）硬件语言设计目标流程 三、 适配 适配是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JED、Jam格式的文件。 适配器生成下载文件JED前，需完成底层器件的配置、逻辑分割、逻辑