课件第20部分门电路和组合逻辑电路资料讲解.ppt

例:CT74LS147集成优先编码器(10线-4线) T4147引脚图 低电平 有效 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS4147 集成优先编码器(8线-3线) 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS148 74LS348 为选通输入端，低电平有效 编码器工作 输出均被锁定在高电平 集成优先编码器(8线-3线) 为选通输出端，只有当所有的编码输入都为高电平，且 =0时， ，表示无编码信号输入，级连时可以扩展优先编码功能。 为优先扩展输出端，级连时可作输出位的扩展端 只要有任何一个编码输入，且 =0时， 表示有编码信号输入 用二片148接成16线-4线优先编码器 74LS148（1） 74LS148（2） Y3 Y2 Y1 Y0 （2）有编码为0，无编码时为1 0 1 1 1 0 1 1 0 例 2: 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。 设：A、B、C分别表示三个车间的开工状态： 开工为“1”，不开工为“0”； G1和 G2运行为“1”，不运行为“0”。 (1) 根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取“0”、“1”的含义。 逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。 开工 “1” 不开工 “0” 运行 “1” 不运行 “0” (1) 根据逻辑要求列状态表 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 A B C G1 G2 (2) 由状态表写出逻辑式 A BC 00 1 0 01 11 10 1 1 1 1 或由卡图诺可得相同结果 (3) 化简逻辑式可得： 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 A B C G1 G2 1 0 0 0 1 1 0 1 (4) 用“与非”门构成逻辑电路 由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。 A BC 00 1 0 01 11 10 1 1 1 1 (5) 画出逻辑图 A B C A B C G1 G2 20.7 加法器 20.7.1 二进制 十进制：0~9十个数码，“逢十进一”。 在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。 在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。 二进制：0，1两个数码，“逢二进一”。 20.7 加法器 加法器: 实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 20.7.1 半加器 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： 半加器： CO A B S C ? 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C 20.7.2 全加器 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位