3.1语法学习的经验之谈.PDF

本章将介绍笔者学习 语法的一些经验, , Verilo Verilo 可综合的基本语法 以及推荐 g g 的常见逻辑功能的代码风格与书写规范。 3.1 语法学习的经验之谈 , 、 。 器件的设计输入有很多种方式 如绘制原理图 编写代码或是调用 核 早期 FPGA IP , , 的工程师对原理图的设计方式情有独钟 这种输入方式应付简单的逻辑电路还可以 应该算 , , 。 得上简单实用 但随着逻辑规模的不断攀升 这种落后的设计方式已显得力不从心 取而代 , 。 之的是代码输入的方式 当今绝大多数的设计都采用代码来完成 FPGA 开发所使用的代 , ( ), 码 通常称为硬件描述语言 HardwareDescritionLan uae 目前最主流的是 VHDL和 p g g 。 , ; , 。 Verilo VHDL发展较早 语法严谨 类似 语言 语法风格比较自由 核调用 g Verilo C IP g , “ 通常也是基于代码设计输入的基础之上 今天很多EDA 工具的供应商都在打 FPGA 的 如 意算盘”, 、 , , FPGA 的设计也在朝着软件化 平台化的方向发展 也许在不久的将来 越来越多