- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
武汉理工大学《EDA》课程设计说明书
《EDA 设计》报告
题 目: 模可变16 位加法计数器设计
专业班级:
学生姓名:
指导教师:
武汉理工大学信息工程学院
2014 年 1 月 6 日
武汉理工大学《EDA》课程设计说明书
课程设计任务书
学生姓名: 专业班级:
指导教师: 工作单位: 信息工程学院
题 目: 模可变16 位加法计数器设计
初始条件:
可用仪器: PC 机(Quartus II 软件) 硬件:EDA-IV 型实验箱。
要求完成的主要任务:
(1)设计任务
设计一个模可变16 位加法计数器。
(2)设计指导
设计可变16 位加法计数器,可通过3 个选择位M2、M1、M0 实现最多8 种不同模
式的计数方式,例如可构成 5、10、16、46、100、128、200、256 进制,共 8
种计数模式。
(3)时间安排:
2013.12.23 课程设计任务布置、选题、查阅资料
2013.12.24 设计,软件编程、仿真和调试
2013.12.29 实验室检查仿真结果,验证设计的可行性和正确性
2013.12.30 设计的硬件调试
2014.01.05 机房检查设计成果,提交设计说明书及答辩
指导教师签名: 年 月 日
系主任(或责任教师)签名: 年 月 日
武汉理工大学《EDA》课程设计说明书
目录
摘要I
AbstractII
1 绪论1
2 Quartus II 简介2
3 计数器的工作原理3
4 设计原理4
4.1 整体设计原理4
4.2 单元模块的设计5
4.3 顶层模块(整体电子线路系统)的设计8
5 电路系统的功能仿真10
6 硬件调试12
7 个人小结14
参考文献15
武汉理工大学《EDA》课程设计说明书
摘要
计数器是数字电子技术中应用的最多的时序逻辑电路。计数器不仅能
用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列
以及进行数字运算等。但是并无法显示计算结果,一般都是要通过外接LCD
或 LED 屏才能显示。计数器的种类按照计数器中的触发器是否同时翻转分
类,可将计数器分为同步计数器和异步计数器两种,如果按照计数过程中
数字增减分类,又可将计数器分为加法计数器、减法计数器和可逆计数器,
随时钟信号不断增加的为加法计数器,不断减少的为减法计数器,可增可
减的叫做可逆计数器,另外还有很多种分类不一一列举,但是最常用的是
第一种分类,因为这种分类可以使人一目了然,知道这个计数器到底是什
么触发方式,以便于设计者进行电路的设计。
本次课程设计将利用众多集成电路软件中的 Quartus II 软件,使用 VHDL
语言编程来设计一个可通过3 个选择位M2、M1、M0 实现最多8 种不同模式的计
数方式的 16 位二进制加法计数器,并把程序下载到相关可编程逻辑器件 (如
Cyclone 系列的EP1C3T144C8 型号芯片),结合相关外围电路来实现硬件的调试。
调试结果表明,所设计的计数器正确实现了 5、10、16、46、100、128、200、
256 进制,共8 种可选计数模式的计数功能。
关键词:二进制;计数器;VHDL 语言
I
原创力文档


文档评论(0)