信号完整性培训3123123.pptVIP

中国科大 快电子学 安琪 高速数字系统设计中的信号完整性 安 琪 中国科学技术大学 快电子学实验室 2005年4月9日 第二讲：串扰与多层PCB板分层考虑 2-1 “地”概念 两个定义 信号电流的低阻抗回流通道 2-2 信号电流的返回 高速数字电路的“最小电感”原则 返回电流的密度分布 返回电流的密度分布公式 要点 2-3 地平面上信号返回电流的串扰（Crosstalk） 互感串扰电压 例子：互感串扰实验 测试波形 要点 2-4 非理想的信号返回电流通道 1. 地平面狭缝对电路的影响 ? 增加电路中的串绕 2. 产生地平面狭缝的原因 ? 较长的接插件（Connector） ? 电源层或地平面层上的分割（Split Planes） ? 连续的密集过孔 3．地平面狭缝电感和串扰的估算 ? 上升时间 ? LC滤波器的Q值 ? 串扰的计算 4．解决地平面狭缝问题的途径 ? 不在地面或电源层板布线。 ? 调整过于密集的过孔 ? 放置旁路电容 ? 使用差分线传输信号 差分信号的平衡 二. 过孔（Via） 过孔讨论 过孔电感的估算（1） 过孔电感的估算（2） 三. 连接器（Connector） ? 连接器的串扰 ? 两环之间的互感 ? 驱动门电路A输出信号的最大电流变化率 ? 驱动门电路B在PCB板上的位置 ? 情况2： 驱动门电路B与连接器相离较远，信号的等效电子学长度（l）小于其连线。 如图3-4-18 所示。 ? 减少连接器的电感串扰 减少连接器电感串扰（2） 伪同轴电缆技术 减少连接器电感串扰（3） VME总线连接器中地与电源脚的分配 PCI总线连接器中地与电源脚的分配 3-5 保护线 例1 例2 示波器观测的结果 小结 3-6 近端和远端串扰 变压器模型 感性耦合的远端串扰 感性耦合的近端串扰 感性耦合近端和远端串扰信号的传输 二. 容性耦合机制 容性耦合机制的串扰信号 三. 容性、感性串扰的共同作用 容性、感性串扰的进一步讨论 四．近端串扰变为远端串扰 例3-6-1 测量近端串扰的反射信号 近端串扰的反射信号波形 五. 两线间串扰信号的特征 六. 减少串扰的措施 ? 3-W规则 ? 差分线3-W规则 ? LVDS差分线3-W规则 3-7 多层PCB板分层设计考虑 一. 电源面和地面层 电源面和地面层设计考虑： 层数和位置 通常的高速数字电路中，常见的是一个内阻很低的驱动门电路驱动一个传输线，传输线终端（远端）进行并联的终端匹配。由于终端匹配，远端不会发生反射。但近端串扰在传输线的始端会发生反向反射。该信号极性与原近端串扰信号相反，为负脉冲信号，宽度不变，仍为2 Tp，经Tp时间后到达传输线终端。 实际上，远端看到的串扰信号应是正向传输的远端串扰信号和反向传输的近端串扰反射后的信号的叠加效应。在容性、感性耦合平衡时，第一项很小，基本是第二项的影响。因此，可以说，近端串扰变成了远端串扰。 若容性、感性耦合不是理想平衡，由于一般总是感性大于容性，因此，抵消后剩余的远端串扰是负脉冲，它会叠加在近端串扰的反射信号前沿处。 图3-6-6 近端串扰信号的反射 测量装置： 脉冲源通过50?同轴电缆驱动PCB连线A-B。 连线宽度（W）：20 mil 介质高度（H）：10mil 连线间距：40mil 示波器探针电缆长度均相同 示波器探针电缆终端50?匹配 PCB连线C和E近端接地，仿真一个低阻驱动器。 图3-6-7 测量装置 两个串扰波形的起始点延迟驱动信号均为4.5ns，说明线的延迟时间Tp为：Tp=4.5ns。 两个串扰信号的宽度：Tp=9ns。 在D和F处测量的串扰信号分别为： D = (4div)(50mV/div) = 200mV F = (1div)(50mV/div) = 50mV 在D和F处测量的串扰比值分别为： D/A = 0.200/2.5 = 0.08 F/A = 0.50/2.5 = 0.02 由公式预测的串扰比值： 图3-6-8 测量的波形 远端串扰信号抵消后剩余的感性串扰负脉冲 远端串扰（正向传输） 远端串扰（感性和容性）大小正比于驱动信号的导数，正比于线的长度。 脉冲宽度等于驱动信号的上升时间tr。 上升时间是原驱动信号的一半。 所有的远端串扰信号与驱动信号同时到达远端，延迟时间为TP。 感性和容性的远端串扰极性相反，相互抵消。剩余的远端串扰信号大小取决于感性和容性耦合的平衡。 一旦测量了在某双线上的一个已知信号的远端串扰的平衡比值，其它信号是相同的。 近端串扰（反向传输） 正脉冲信号。 脉冲幅度正比于驱动信号的