从HPC技术的发展现状看高性能处理器体系结构面临的重大.pptVIP

从HPC技术的发展现状看高性能处理器体系结构面临的重大.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CAS ICT AN Hong CS258 S99 Lecture on Frontier Processors Architecture (S081201J17) An Hong hongan@ict.ac.cn Spring 2007 Institute of Computing Technology Chinese Academy Sciences Outline 从HPC技术的发展现状看高性能处理器体系结构面临的重大挑战和研究问题 工艺趋势 对微处理器体系结构设计的支持和限制是什么? 应用需求 新的应用特征,现有结构能否很好支持? 前沿问题 重新思考微体系结构的影响因素,寻找突破口 研究方向 候选方案及评价 2004年6月国际TOP10 TOP500 超级计算机主要类型 对称多处理机(SMP) 机群系统(Cluster) Virginia Tech 星群系统(Constellation) IBM: ASCI White 并行向量处理(PVP) NEC:Earth Simulator 大规模并行计算(MPP) Intel : ASCI Red 定制系统(Custom) IBM:BlueGene/L 东京大学:Grape-6 TOP500统计(2003.12) High Performance Systems is being Built in 3 Ways Computing resources become cheap and prolific. Increasingly low cost for fast CPUs and large memory. Cluster and Internet connect computing nodes easily. Three types of high performance systems: High end systems, e.g. Blue Gene/L, Earth Simulator. Ultra high performance but expensive. (customer designed nodes/networks) Cluster systems, e.g. ICT’s Downing, and many Top-500 sys. Low cost, but low sustained performance. (commodity nodes/networks) Grid systems, such as US NSF sponsored TeraGrid. Utilizing global computing resources, but high Internet cost and overhead. Each type fits its own applications for high productivity and cost effectiveness. Date Communication in Computer Systems Latency Lags Bandwidth (CACM, Patterson) In the last 20 years, 100–2000X improvement in bandwidth 5-20X improvement in latency Between CPU and on-chip L2: bandwidth: 2250X increase latency: 20X reduction Between L3 cache and DRAM: bandwidth: 125X increase Latency: 4X reduction Between DRAM and disk: bandwidth: 150X increase latency: 8X reduction Between two nodes via a LAN: bandwidth: 100X increase latency: 15X reduction How Resource Supply/Demand is Balanced? Slowdown CPU Speed: Earth Simulator: NEC AP, 500 MHz (4-way SU, a VU). Blue Gene/L: IBM Power PC 440, 700 MHz. Columbia: SGI Altix 3700 (Intel Itanium 2), 1.5 GHz. (commodity processors, no choice for its high speed) Very l

文档评论(0)

44422264 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档